文章轉(zhuǎn)自知乎[
MIPI 自學(xué)筆記]，作者IEEE1364
https://zhuanlan.zhihu.com/p/92682047
1 MIPI概 述
MIPI是Mobile Industry Processor Interface的縮寫，即
移動行業(yè)處理器接口， 是MIPI聯(lián)盟發(fā)起的為移動應(yīng)用處理器制定的開放標(biāo)準(zhǔn)，目的是把手機內(nèi)部的接口如攝像頭、顯示屏接口、射頻/基帶接口等標(biāo)準(zhǔn)化，從而減少手機設(shè)計的復(fù)雜程度和增加設(shè)計靈活性。
MIPI并不是一個單一的接口或協(xié)議，而是包含了一套協(xié)議和標(biāo)準(zhǔn)，以滿足各種子系統(tǒng)獨特的要求。MIPI的標(biāo)準(zhǔn)異常復(fù)雜，包含非常多的應(yīng)用領(lǐng)域。下圖是其目前的整個的系統(tǒng)框圖。
目前MIPI的標(biāo)準(zhǔn)主要包含下面六大領(lǐng)域：
Physical layer
Multimedia
Chip-to-chip or interprocessor communications (IPC)
Control/data
Debug/trace and software
我們主要關(guān)注和學(xué)習(xí)多媒體這個類下面的標(biāo)準(zhǔn)。其技術(shù)標(biāo)準(zhǔn)包含以下內(nèi)容。
主要分為三層：應(yīng)用層、協(xié)議層和物理層。應(yīng)用于攝像頭、顯示器等設(shè)備的接口。其中攝像頭接口CSI(Camera Serial Interface)、顯示接口DSI(Display Serial Interface)是我們關(guān)注和學(xué)習(xí)的重點。CSI和DSI結(jié)構(gòu)很像，以攝像頭接口CSI為學(xué)習(xí)主線，這樣可以保證邏輯清晰。
2 CSI
CSI協(xié)議分為三層：
1.應(yīng)用層(ApplicationLayer),主要描述了上層數(shù)據(jù)流中的數(shù)據(jù)編碼和解析。CSI-2 規(guī)范中規(guī)定了像素數(shù)據(jù)到字節(jié)的映射（Mappingof pixel values to bytes）。
2.協(xié)議層(Protocol Layer),包含了幾個不同的子層，每個子層都有各自的明確職責(zé)。主要包括，像素/字節(jié)打包/解包層（Pixel/Byte Packing/UnpackingLayer），Low Level Protocol Layer(LLP)，通道管理（LaneManagement）層。
3.物理層(PHYLayer),定義了傳輸介質(zhì) (electrical conductors，導(dǎo)體),輸入/輸出電路信號的電氣特性（electricalparameters）和時鐘機制（時序）。即如何從串行位流(Bit Stream)中獲取“0”和“1”信號。規(guī)范中的這一部分記錄了傳輸介質(zhì)的特性，并依據(jù)時鐘和數(shù)據(jù)通道之間發(fā)信號和產(chǎn)生時鐘的關(guān)系規(guī)定了電學(xué)參數(shù)。
CSI分為CSI2和CSI3。他們的組成如下圖：
3 D-PHY
3.1 D-PHY
我們只看相對更為常見的CSI2。CSI2的物理又兩個標(biāo)準(zhǔn)，C-PHY和D-PHY。在DSI里面，物理層也會用到D-PHY，所以接下來的學(xué)習(xí)中我們只看D-PHY。
3.2物理層協(xié)議之D-PHY
本節(jié)主要參考 MIPI® Alliance Specification for D-PHY，version 1.1
3.2.1Lane模塊
介紹D_PHY之前，先講清楚什么是Lane這個概念。
Lane的原意是“航道”，我們可以理解為在兩個不同芯片之間完成信息運輸?shù)耐ǖ?。這是MIPI里面的基本信息傳輸單元。兩塊使用MIPI連接的芯片，中間使用差分信號對進行連接，收發(fā)端各有一個Lane模塊，完成數(shù)據(jù)收發(fā)。Lane模塊，加上中間的連線，組成了完整的數(shù)據(jù)數(shù)據(jù)傳輸通道。在復(fù)雜的通信協(xié)議的物理層里面，我們就不能像理解簡單協(xié)議那樣，只看到在兩個收發(fā)雙方之間的連線，而是要更加關(guān)注收發(fā)芯片里面負(fù)責(zé)收發(fā)的模塊，這是整個協(xié)議物理層核心。下圖就是一個完整的雙向數(shù)據(jù)傳輸Lane模塊（MIPI里面管這個叫Universal Lane ）的示意圖：
Universal Lane里面有一對高速收發(fā)器（HS-TX、HS-RS）、一對低功耗（Low Power）收發(fā)器（LP-RX、LP-TX）、低功耗競爭檢測器（LP-CD）和Lane的控制邏輯組成。其他類型的lane都是在這個基礎(chǔ)做一定的簡化，比如單向數(shù)據(jù)傳輸通道就只有接收器或者發(fā)送器，再比如時鐘lane也是只有接收器或者發(fā)送器，是的，時鐘也是一種lane。
3.2.2 D_PYH參數(shù)
D-PHY支持三種不同類型的數(shù)據(jù)通道:單向時鐘通道，單向數(shù)據(jù)通道和雙向數(shù)據(jù)通道。
D-PHY采用1對源同步的差分時鐘和1～4對差分?jǐn)?shù)據(jù)線來進行數(shù)據(jù)傳輸。數(shù)據(jù)傳輸采用DDR方式，即在時鐘的上下邊沿都有數(shù)據(jù)傳輸。
由于Lane有高速和低功耗兩種收發(fā)器，所以D-PHY的物理層支持HS(HighSpeed)和LP(Low Power)兩種工作模式。HS模式下采用低壓差分信號，功耗較大，但是可以傳輸很高的數(shù)據(jù)速率（數(shù)據(jù)速率為80M～1Gbps），支持100mV到300mV的電壓范圍；LP模式下采用單端信號，數(shù)據(jù)速率很低（<10Mbps），但是相應(yīng)的功耗也很低，支持0V到1.2V信號電平。兩種模式的結(jié)合保證了MIPI總線在需要傳輸大量數(shù)據(jù)（如圖像） 時可以高速傳輸，而在不需要大數(shù)據(jù)量傳輸時又能夠減少功耗。下圖是HS和LP模式下的信號電平示意圖。
簡單總結(jié)一下，D-PHY的物理層參數(shù)如下表中間列所示：
3.2.3 D-PHY操作模式
這部分有點復(fù)雜，硬件狗基本可以跳過
數(shù)據(jù)Lane的三種操作模式，在高速傳輸?shù)臅r候叫 Burst Mode，在低功耗模式下有Control mode和Escape mode。在正常的操作時，數(shù)據(jù)通道處于高速模式或者控制模式。
接下來就分別說明這三種模式：
1.高速模式（Burst Mode）
高速模式最主要的模式，用來傳輸圖像。在高速模式下，通道狀態(tài)是差分的0或者1，也就是線對內(nèi)P比N高時，定義為1，P比N低時，定義為0，此時典型的線上電壓為差分200MV。下面展示了Burst模式下的傳輸時序。
2.控制模式（Control mode）
在控制模式下，高電平典型幅值為1.2V，此時P和N上的信號不是差分信號而是相互獨立的，當(dāng)P為1.2V，N也為1.2V時，MIPI協(xié)議定義狀態(tài)為LP11，同理，當(dāng)P為1.2V，N為0V時，定義狀態(tài)為LP10，依此類推，控制模式下可以組成LP11，LP10，LP01，LP00四個不同的狀態(tài)。
MIPI協(xié)議規(guī)定控制模式4個不同狀態(tài)組成的不同時序代表著將要進入或者退出高速模式等；比如LP11-LP01-LP00序列后，進入高速模式。
3.逃避模式（Escape mode）
Escape mode是數(shù)據(jù)Lane在LP狀態(tài)下的一種特殊操作。在這種模式下，可以進入一些額外的功能：LPDT, ULPS(超低功耗狀態(tài)), Trigger。一旦進入Escape mode模式，發(fā)送端必須發(fā)送1個8-bit的命令來響應(yīng)請求的動作。
Lane的各個模式列舉如下表:
Lane的各個狀態(tài)轉(zhuǎn)換關(guān)系如下圖：
3.2.4 MIPI電路設(shè)計
a.信號規(guī)范
MIPI的走線有多對差分對組成，要求差分阻抗100歐，50歐的單端阻抗。在共模模式下（就是前面提到的LP11,LP00）要求各自25歐（這一點其實沒搞懂）。
在高速傳輸時，直流和交流的spec如下表：
在低功耗模式下
b. D-PHY Layout
1.等長
MIPI因為一種高速差分信號的接口，為了保證信號的同步和一致性，必須保證MIPI DP/DN保持等長，無論是線對與線對之間（pair to pair)還是單組信號的DP/DN之間，一般需要遵守的長度規(guī)則如下：
camera pair to pair 100mil 單組之間：25mil
LCD pair to pair 200mil 單組之間 60mil
說明：
2.等距
在MIPI走線時，一般需要保持DP/DN在走線的過程中保持等距，保證一定的耦合程度，但是需要弄清楚的時，等長的優(yōu)先級是高于等距的。且在走線時，線對之間要保持2W的距離。
3.參考層
MIPI走線應(yīng)該保持連續(xù)的參考層，且最好是地層，如果這個條件實在無法滿足的話，必須保證參考層的寬度可以達到4W， 且為了防止ESD以及干擾等因素，MIPI走線最好走內(nèi)層。
4.打孔換層
MIPI盡量少打過孔，且必須注意的時，在打孔換層的時候必須DP/DN同時打孔換層，同時在周圍多打地孔，保證信號的回流；
5.遠離干擾
遠離RF以及開關(guān)電源等干擾源
6.傳輸線阻抗要求
MIPI具有阻抗的要求，一般需要達到差分阻抗為100ohm；
3.3 CSI-2協(xié)議層
CSI-2協(xié)議層允許多數(shù)據(jù)流 (CSI-2 TX)共用一個主機處理器端 CSI-2 接收信號接口 （CSI-2 RX）。協(xié)議層就可以描述有多少數(shù)據(jù)流被標(biāo)記并組合在一起,指定了多數(shù)據(jù)流怎樣被標(biāo)記和交叉存取，因此每個數(shù)據(jù)流可以在SOC處理器CSI-2接收器中被正確的重建，才能把各個數(shù)據(jù)流正確地恢復(fù)出來。
1.像素/字節(jié)打包/解包層（Pixel/Byte Packing/UnpackingLayer）
CSI-2支持多種像素格式圖像應(yīng)用，包括從6位到24位每個像素的數(shù)據(jù)格式。在發(fā)射端，數(shù)據(jù)由本層被發(fā)送到LLP層（Low Level Protocol）前，本層將應(yīng)用層傳來的數(shù)據(jù)由像素打包成字節(jié)數(shù)據(jù)；在接收端，執(zhí)行相反過程，將LLP層發(fā)來的數(shù)據(jù)解包，由字節(jié)轉(zhuǎn)成像素，然后才發(fā)送到應(yīng)用層。8位每像素的數(shù)據(jù)在本層被傳輸時不會被改變。
2.LLP（Low LevelProtocol）層
LLP層包括，為串行數(shù)據(jù)在傳輸開始（SoT）到傳輸結(jié)束（EoT）之間傳輸事件，和傳輸數(shù)據(jù)到下一層，建立位級和字節(jié)級同步的方法。LLP最小數(shù)據(jù)粒度是一字節(jié)。LLP層也包括，每字節(jié)中各位數(shù)值分布解釋，即“端”（Endian）分布。
3.通道管理（LaneManagement）層
為性能不斷提升，CSI-2是通道可擴展的。數(shù)據(jù)通道數(shù)目可以是1，2，3，4，這個依賴于應(yīng)用中的帶寬需求。接口發(fā)送端分配（“distributor”功能）輸出數(shù)據(jù)流到一個或更多通道。在接收端，接口從通道收集字節(jié)并將之合并（“merger”功能）成為重新組合的數(shù)據(jù)流，恢復(fù)原始數(shù)據(jù)流序列。
數(shù)據(jù)在協(xié)議層是以數(shù)據(jù)包的形式存在。在接口發(fā)送端，添加包頭和可選擇的錯誤校驗信息，一起以數(shù)據(jù)包的形式通過LLP層來傳輸數(shù)據(jù)。在接收端，LLP層將包頭剝離，由接收者按照相應(yīng)邏輯解析數(shù)據(jù)包，得到有效數(shù)據(jù)。錯誤校驗信息可以用來檢測收到的數(shù)據(jù)完整性。
四、技術(shù)擴展
4.1 DSI簡介
4.1.1 名詞解釋
DCS (DisplayCommandSet)：DCS是一個標(biāo)準(zhǔn)化的命令集，用于命令模式的顯示模組。
? DSI, CSI(DisplaySerialInterface, CameraSerialInterface)
? DSI 定義了一個位于處理器和顯示模組之間的高速串行接口。
? CSI 定義了一個位于處理器和攝像模組之間的高速串行接口。
? D-PHY：提供DSI和CSI的物理層定義
4.1.2 DSI分層結(jié)構(gòu)
DSI分四層，對應(yīng)D-PHY、DSI、DCS規(guī)范、分層結(jié)構(gòu)圖如下：
4.1.3 Command和Video模式
下載文檔
