邏輯電路概述
從上面的圖上可以看出,其輸出是輸入及輸出前一個(gè)時(shí)刻的狀態(tài)的函數(shù),這時(shí)就無法用組合邏輯電路的函數(shù)表達(dá)式的方法來表示其輸出函數(shù)表達(dá)式了,在這里引入了現(xiàn)態(tài)(Present state)和次態(tài)(Next State)的概念,當(dāng)現(xiàn)態(tài)表示現(xiàn)在的狀態(tài)(通常用Qn來表示),而次態(tài)表示輸入發(fā)生變化后其輸出的狀態(tài) (通常用Qn 1表示),那么輸入變化后的輸出狀態(tài)表示為Qn 1=f(X,Qn)其中:X為輸入變量。下面通過兩個(gè)波形圖來幫助建立時(shí)序電路中存儲器的概念:從上圖a圖中可以看出,其圖中有四段輸入RS都為0的情況,但其輸出Q的狀態(tài)不同,這取決于輸出的原始狀態(tài);而b圖中的輸入與圖a相同,但多了一個(gè)CP,這時(shí)輸出Q不僅取決于輸入RS、輸出Q的原始狀態(tài),而且取決CP的狀態(tài),僅當(dāng)CP為高電平時(shí),輸入的狀態(tài)才能影響輸出的狀態(tài)。通常將上面的兩種類型分為兩種形式的存儲器電路:鎖存器(Latch)和觸發(fā)器(Flip-flop),其兩者的區(qū)別在于其輸出狀態(tài)的變化是否取決于CP(時(shí)鐘脈沖Clock Pulse)。將圖a所有的電路稱為鎖存器,而b圖所示的電路稱為觸發(fā)器電路。時(shí)序邏輯電路的特點(diǎn):任意時(shí)刻的輸出不僅取決于該時(shí)刻的輸入,而且還和電路原來的狀態(tài)有關(guān),所以時(shí)序電路具有記憶功能。
一般來說,計(jì)數(shù)器主要由觸發(fā)器組成,用以統(tǒng)計(jì)輸入計(jì)數(shù)脈沖CP的個(gè)數(shù)。計(jì)數(shù)器的輸出通常為現(xiàn)態(tài)的函數(shù)。計(jì)數(shù)器累計(jì)輸入脈沖的最大數(shù)目稱為計(jì)數(shù)器的“?!?用M表示。如M=6計(jì)數(shù)器,又稱六進(jìn)制計(jì)數(shù)器。所以,計(jì)數(shù)器的“?!睂?shí)際上為電路的有效狀態(tài)數(shù) [1] 。同步七進(jìn)制加法計(jì)數(shù)器的邏輯圖計(jì)數(shù)器的種類很多,特點(diǎn)各異。主要分類如下:按計(jì)數(shù)進(jìn)制可分為:二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器、任意進(jìn)制計(jì)數(shù)器。按計(jì)數(shù)增減可分為:加法計(jì)數(shù)器、減法計(jì)數(shù)器、加/減計(jì)數(shù)器,又稱可逆計(jì)數(shù)器。按計(jì)數(shù)器中觸發(fā)器翻轉(zhuǎn)是否同步可分為:異步計(jì)數(shù)器和同步計(jì)數(shù)器.
寄存器是存放數(shù)碼、運(yùn)算結(jié)果或指令的電路,移位寄存器不但可存放數(shù)碼,而且在移位脈沖作用下,寄存器中的數(shù)碼可根據(jù)需要向左或向右移位。寄存器和移位寄存器是數(shù)字系統(tǒng)和計(jì)算機(jī)中常用的基本邏輯部件,應(yīng)用很廣。一個(gè)觸發(fā)器可存儲一位二進(jìn)制代碼, n個(gè)觸發(fā)器可存儲n位二進(jìn)制代碼。因此,觸發(fā)器是寄存器和移位寄存器的重要組成部分。對寄存器中的觸發(fā)器只要求它們具有置0或者置1功能即可,無論是用同步結(jié)構(gòu)的觸發(fā)器,還是用主從結(jié)構(gòu)或者邊沿觸發(fā)的觸發(fā)器,都可以組成寄存器