四開關(guān)升降壓布局技巧：確定布局的關(guān)鍵部件和優(yōu)化功率級(jí)中的熱回路

1.關(guān)鍵器件選擇

布局對(duì)于降壓-升壓轉(zhuǎn)換器的成功運(yùn)行非常關(guān)鍵。

以LM5175為例：LM5175-Q1 是一款同步四開關(guān)降壓-升壓 DC/DC 控制器，能夠?qū)⑤敵鲭妷悍€(wěn)定在輸入電壓、高于輸入電壓或者低于輸入電壓的某一電壓值上。LM5175-Q1 可在 3.5V 至 42V 的寬輸入電壓范圍內(nèi)運(yùn)行（最大值為 60V），支持各類 應(yīng)用。

LM5175-Q1 在降壓和升壓工作模式下均采用電流模式控制，以提供出色的負(fù)載和線路調(diào)節(jié)性能。開關(guān)頻率可通過外部電阻進(jìn)行編程，并且可與外部時(shí)鐘信號(hào)同步。

該器件還 具有 可編程軟啟動(dòng)功能，并且提供 諸如 逐周期電流限制、輸入欠壓鎖定 (UVLO)、輸出過壓保護(hù) (OVP) 和熱關(guān)斷等各類保護(hù)特性。此外，LM5175-Q1 特有 可選擇的連續(xù)導(dǎo)通模式 (CCM) 或斷續(xù)導(dǎo)通模式 (DCM)、可選平均輸入或輸出電流限制、可降低峰值電磁干擾 (EMI) 的可選擴(kuò)展頻譜以及應(yīng)對(duì)持續(xù)過載情況的可選斷續(xù)模式保護(hù)。

良好的布局首先要確定這些關(guān)鍵組件，如圖 1 所示：

· 高 di/dt 回路或熱回路。

· 高 dv/dt 節(jié)點(diǎn)。

· 敏感的痕跡。

圖 1：識(shí)別高 di/dt 環(huán)路、高 dv/dt 節(jié)點(diǎn)和敏感走線

圖 1 顯示了 LM5175 四開關(guān)降壓-升壓轉(zhuǎn)換器中的高 di/dt 路徑。

最主要的高 di/dt 環(huán)路是輸入開關(guān)電流環(huán)路和輸出開關(guān)電流環(huán)路。輸入回路由輸入電容器 (C IN )、MOSFET（Q H1和 Q L1）和檢測(cè)電阻器 (R s ) 組成。輸出回路由輸出電容器 (C OUT )、MOSFET（Q H2和 Q L2）和檢測(cè)電阻器 (R s ) 組成。

高 dv/dt 節(jié)點(diǎn)是那些具有快速電壓轉(zhuǎn)換的節(jié)點(diǎn)。這些節(jié)點(diǎn)是開關(guān)節(jié)點(diǎn)（SW1 和 SW2）、引導(dǎo)節(jié)點(diǎn)（BOOT1 和 BOOT2）和柵極驅(qū)動(dòng)走線（HDRV1、LDRV1、HDRV2 和 LDRV2），以及它們的返回路徑。

從電阻器 R s到集成電路 (IC) 引腳（CS 和 CSG）、輸入和輸出檢測(cè)跡線（VISNS、VOSNS、FB）和控制器組件（SLOPE、R c1、C c1、 C c2 ) 形成對(duì)噪聲敏感的跡線。它們?cè)趫D 1 中以藍(lán)色顯示。

為了獲得良好的布局性能，盡量減少高 di/dt 路徑的環(huán)路面積，盡量減少高 dv/dt 節(jié)點(diǎn)的表面積，并使噪聲敏感的走線遠(yuǎn)離噪聲（高 di/dt 和高 dv/dt）部分電路。

2.優(yōu)化功率級(jí)中的熱回路

布局對(duì)于降壓-升壓轉(zhuǎn)換器的成功非常關(guān)鍵，第一步是確定關(guān)鍵組件。一旦我們確定了 DC/DC 轉(zhuǎn)換器設(shè)計(jì)的關(guān)鍵部分，我們的下一個(gè)任務(wù)就是最大限度地減少任何噪聲源和不需要的寄生參數(shù)。最大限度地減少熱循環(huán)是朝著這個(gè)方向邁出的重要的第一步。圖 1 顯示了四開關(guān)降壓-升壓轉(zhuǎn)換器中的熱回路或高 di/dt 回路。除了輸入和輸出開關(guān)環(huán)路（第 1 至 6 號(hào)）之外，圖 1 還突出顯示了由柵極驅(qū)動(dòng)器及其返回路徑形成的熱環(huán)路。

圖 1：四開關(guān)降壓-升壓轉(zhuǎn)換器中的熱回路

由于功率級(jí)熱回路（紅色）包含最大的開關(guān)電流，因此首先優(yōu)化它們。在降壓周期中，輸入回路（第 1 號(hào)）承載開關(guān)電流。在升壓周期中，輸出回路（第 2 號(hào)）承載開關(guān)電流。根據(jù)我的經(jīng)驗(yàn)，在使用對(duì)稱布局優(yōu)化兩個(gè)回路時(shí)，我實(shí)現(xiàn)了最低的回路面積和最緊湊的設(shè)計(jì)。

圖 2 和圖 3 是良好功率級(jí)布局的示例。圖 2a 中所示的布局示例為感測(cè)電阻器和 FET 中產(chǎn)生的熱量提供了更好的散熱路徑?？紤]遵循圖 2b 中所示的布局示例來創(chuàng)建更高密度的設(shè)計(jì)，因?yàn)樗鼘⒐β始?jí)組件更緊密地包裝在一起。

圖 2：對(duì)稱功率級(jí)布局最大限度地減少了四開關(guān)降壓-升壓轉(zhuǎn)換器中的輸入和輸出功率環(huán)路，(a) 中等密度設(shè)計(jì)，(b) 高密度設(shè)計(jì)

功率級(jí)的尺寸、熱穩(wěn)定性和噪聲性能需要權(quán)衡。較小的 di/dt 環(huán)路和較小的 dv/dt 節(jié)點(diǎn)具有較低的寄生效應(yīng)并且輻射也較少。它們?cè)诖嬖谕獠吭肼暤那闆r下也更加穩(wěn)健，因?yàn)檩^小的環(huán)路面積耦合較少的噪聲。然而，較小的設(shè)計(jì)在熱方面受到更多限制，因?yàn)闆]有多少銅直接連接到散熱元件，包括 MOSFET、檢測(cè)電阻器和電感器。對(duì)于功率相對(duì)較高的設(shè)計(jì)，我們可能需要在開關(guān)節(jié)點(diǎn)處增加銅面積以限制溫度。

圖 3 顯示了一種能夠處理更高電流并允許 FET 并聯(lián)的設(shè)計(jì)。熱量分布在 FET 之間，然后可以擴(kuò)散到相鄰的銅平面，從而避免溫度過度升高或形成熱點(diǎn)。

圖 3：用于更高功率設(shè)計(jì)的具有平行 FET 和更大銅面積的示例布局