DRA78x系列處理器，為信息娛樂應(yīng)用設(shè)計(jì)的架構(gòu)!

本文中，小編將對(duì)TI德州儀器的DRA78x系列處理器予以介紹，如果你想對(duì)它的詳細(xì)情況有所認(rèn)識(shí)，或者想要增進(jìn)對(duì)它的了解程度，不妨請(qǐng)看以下內(nèi)容哦。

DRA78x 處理器采用 367 球、15×15 毫米、0.65 毫米球間距(0.8 毫米間距規(guī)則可用于信號(hào))，采用 Via Channel? 陣列 (VCA) 技術(shù)、球柵陣列 (FCBGA) 封裝.

該架構(gòu)旨在以經(jīng)濟(jì)高效的解決方案為汽車協(xié)處理器、混合無線電和放大器應(yīng)用提供高性能并發(fā)，提供來自 DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”)、DRA74x 的完全可擴(kuò)展性Jacinto 6"、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娛樂處理器系列。

此外，德州儀器 (TI) 還為 Arm 和 DSP 提供了一套完整的開發(fā)工具，包括 C 編譯器和用于查看源代碼執(zhí)行的調(diào)試接口。

DRA78x Jacinto 6 RSP(無線電聲音處理器)設(shè)備系列符合 AEC-Q100 標(biāo)準(zhǔn)。

該器件具有簡(jiǎn)化的電源軌映射，可實(shí)現(xiàn)成本更低的 PMIC 解決方案。

DRA78x 處理器采用 367 球、15×15 毫米、0.65 毫米球間距(0.8 毫米間距規(guī)則可用于信號(hào))，采用 Via Channel? 陣列 (VCA) 技術(shù)、球柵陣列 (FCBGA) 封裝.

該架構(gòu)旨在以經(jīng)濟(jì)高效的解決方案為汽車協(xié)處理器、混合無線電和放大器應(yīng)用提供高性能并發(fā)，提供來自 DRA75x(“Jacinto 6 EP”和“Jacinto 6 Ex”)、DRA74x 的完全可擴(kuò)展性Jacinto 6"、DRA72x“Jacinto 6 Eco”和 DRA71x“Jacinto 6 Entry”信息娛樂處理器系列。

此外，德州儀器 (TI) 還為 Arm 和 DSP 提供了一套完整的開發(fā)工具，包括 C 編譯器和用于查看源代碼執(zhí)行的調(diào)試接口。

DRA78x Jacinto 6 RSP(無線電聲音處理器)設(shè)備系列符合 AEC-Q100 標(biāo)準(zhǔn)。

該器件具有簡(jiǎn)化的電源軌映射，可實(shí)現(xiàn)成本更低的 PMIC 解決方案。

該器件包括基于 TI 標(biāo)準(zhǔn) TMS320C66x DSP CorePac 內(nèi)核的數(shù)字信號(hào)處理器 (DSP) 子系統(tǒng)的兩個(gè)相同實(shí)例(DSP1 和 DSP2)。

TMS320C66x DSP 內(nèi)核增強(qiáng)了 TMS320C674x 內(nèi)核，它融合了 C674x 浮點(diǎn)和 C64x+ 定點(diǎn)指令集架構(gòu)。 C66x DSP 的目標(biāo)代碼與 C64x+/C674x DSP 兼容。

成像處理器單元 (IPU) 子系統(tǒng)包含兩個(gè) Arm® Cortex?-M4 內(nèi)核(IPU_C0 和 IPU_C1)，它們共享一個(gè)通用的 1 級(jí) (L1) 緩存(稱為 unicache)。 兩個(gè) Cortex-M4 內(nèi)核彼此完全同質(zhì)。 使用一個(gè) Cortex-M4 內(nèi)核可以完成的任何任務(wù)也可以使用另一個(gè) Cortex-M4 內(nèi)核進(jìn)行。兩個(gè) Cortex-M4 內(nèi)核均可用于運(yùn)行 RTOS、控制 ISP、SIMCOP、DSS 和其他功能等任務(wù)。在 Cortex-M4 內(nèi)核之間分配各種任務(wù)以獲得最佳性能是軟件的責(zé)任。 IPU 子系統(tǒng)的集成中斷處理使其能夠作為一個(gè)高效的控制單元。

嵌入式視覺引擎 (EVE) 模塊是一種可編程成像和視覺處理引擎，旨在用于服務(wù)于客戶電子成像和視覺應(yīng)用的設(shè)備。其可編程性滿足后期開發(fā)或硅后處理要求，并允許第三方或客戶在成像和視覺產(chǎn)品中添加差異化功能。

EMIF 模塊提供 DDR 存儲(chǔ)器類型之間的連接，并管理外部存儲(chǔ)器和設(shè)備子系統(tǒng)之間的數(shù)據(jù)總線讀/寫訪問，這些子系統(tǒng)對(duì) L3_MAIN 互連和 DMA 功能具有主訪問權(quán)限。

通用內(nèi)存控制器 (GPMC) 是一個(gè)統(tǒng)一的內(nèi)存控制器，專用于與外部?jī)?nèi)存設(shè)備連接，例如：

? 類 SRAM 的異步存儲(chǔ)器和專用集成電路 (ASIC) 器件

? 異步、同步和頁面模式(僅在非復(fù)用模式下可用)突發(fā) NOR 閃存設(shè)備

? NAND 閃存

? 偽 SRAM 器件

從 NAND 閃存讀取時(shí)，需要進(jìn)行某種程度的糾錯(cuò)。在沒有內(nèi)部校正能力的 NAND 模塊(有時(shí)稱為裸 NAND)的情況下，校正過程委托給內(nèi)存控制器。

通用內(nèi)存控制器 (GPMC) 探測(cè)從外部 NAND 閃存讀取的數(shù)據(jù)，并使用它來計(jì)算類似于校驗(yàn)和的信息，稱為校正多項(xiàng)式，以每個(gè)塊為基礎(chǔ)。每個(gè)校正子多項(xiàng)式給出一個(gè)完整塊的讀取操作狀態(tài)，包括 512 字節(jié)的數(shù)據(jù)、奇偶校驗(yàn)位和可選的備用區(qū)域數(shù)據(jù)字段，最大塊大小為 1023 字節(jié)。計(jì)算基于 Bose-Chaudhuri-Hocquenghem (BCH) 算法。錯(cuò)誤定位模塊 (ELM) 從這些校正子多項(xiàng)式中提取錯(cuò)誤地址。基于校正子多項(xiàng)式值，ELM 可以檢測(cè)錯(cuò)誤、計(jì)算錯(cuò)誤數(shù)量并給出每個(gè)錯(cuò)誤位的位置。完成糾錯(cuò)算法不需要實(shí)際數(shù)據(jù)。可以在 NAND 閃存塊的任何位置報(bào)告錯(cuò)誤，包括奇偶校驗(yàn)位。

以上便是小編此次帶來的全部?jī)?nèi)容，十分感謝大家的耐心閱讀，想要了解更多相關(guān)內(nèi)容，或者更多精彩內(nèi)容，請(qǐng)一定關(guān)注我們網(wǎng)站哦。