你知道嗎?你手上拿的智能手機(jī)，集成了人類最先進(jìn)的科技，它是人類智力的最尖端成果之一。人手一個的智能手機(jī)，科技含量這么高，說出來很多人可能都不信?看起來似乎有錢就能造手機(jī)，不過這主要得益于手機(jī)產(chǎn)業(yè)鏈比較發(fā)達(dá)健全，其實(shí)很多手機(jī)廠商本質(zhì)上就是組裝廠，并沒有掌握多少核心科技，一旦關(guān)鍵零部件被禁用，就會被卡脖子。因?yàn)槭謾C(jī)上核心零件的生產(chǎn)需要很高的技術(shù)，不是你想模仿就能模仿的。智能手機(jī)本質(zhì)上就是一臺移動電腦，最核心的部位就是CPU了，它就像人的大腦一樣重要，智能手機(jī)的性能也主要取決于它。
世界上第1臺計算機(jī)的大小相當(dāng)于一座小房子，而現(xiàn)在指甲蓋大小的CPU的計算性能就已遠(yuǎn)超那時。之所以會有如此翻天覆地的變化，這主要得益于單位面積上集成的晶體管數(shù)量越來越多。一般來說，晶體管的數(shù)量越多，芯片的性能也就越強(qiáng)。一些廠商在宣傳它們的CPU的性能時，就會宣揚(yáng)他們的CPU集成了多少晶體管。晶體管連接在一起，就能構(gòu)成復(fù)雜的邏輯電路， CPU就是封裝起來且具有特定功能的超大規(guī)模集成電路，它的主要能力就是處理海量的數(shù)據(jù)。
現(xiàn)在計算機(jī)依舊采用的是馮·諾依曼架構(gòu)，而CPU就是最關(guān)鍵的部位，它主要包含高速緩沖存儲器、控制器和運(yùn)算器三大部分。以手機(jī)為例，除了CPU和內(nèi)部存儲器，手機(jī)的屏幕、麥克風(fēng)、喇叭、傳感器等則屬于輸入輸出設(shè)備。如果把晶體管的尺寸縮小，單位面積上就能集成更多的晶體管，這樣就能在保持高性能的同時實(shí)現(xiàn)低功耗。所以CPU的更新升級，除了架構(gòu)，往往就是在制程工藝上下功夫。
現(xiàn)在世界上最先進(jìn)的手機(jī)CPU的量產(chǎn)工藝已經(jīng)到了5納米水平，不過晶體管的尺寸已經(jīng)快接近物理極限了。因?yàn)楣柙拥奈锢沓叽缭?.1納米的級別，硅晶體管的尺寸再怎么縮小，也不可能比硅原子還小吧!現(xiàn)在一塊手機(jī)CPU已經(jīng)能夠容納100多億個晶體管，算下來每平方毫米上大約集成了上億個晶體管。這么小的空間范圍內(nèi)，塞下這么多晶體管，這是難以想象的，上月，三星代工(Samsung Foundry)部門悄然宣布，其定于 2022 年 2 季度開始使用 3GAE 技術(shù)工藝來生產(chǎn)芯片。作為業(yè)內(nèi)首個采用 GAA 晶體管的 3nm 制程工藝，可知這一術(shù)語特指“3nm”、“環(huán)柵晶體管”、以及“早期”。不過想要高效地制造 GAA 晶體管，晶圓廠還必須裝備全新的生產(chǎn)工具。而來自應(yīng)用材料(Applied Materials)公司的下一代工具，就將為包括三星在內(nèi)的晶圓廠提供 GAA 芯片的制造支持。
新工藝有望實(shí)現(xiàn)更低功耗、更高性能和晶體管密度，以迎合芯片設(shè)計人員的需求。然而近年來，這種組合一直難以實(shí)現(xiàn) —— 隨著晶體管尺寸的縮減，晶圓廠必須克服漏電等負(fù)面影響。
為在晶體管尺寸縮放的同時、維持其性能與電氣參數(shù)，芯片行業(yè)已于 2012 年開始，從平面型晶體管過渡到 FinFET(鰭式場效應(yīng)晶體管)，以通過使柵極更高來增加晶體管溝道和柵極之間的接觸面積。
轉(zhuǎn)眼十年過去，隨著晶體管間距逐漸接近原子級，其負(fù)面影響開始更多地顯現(xiàn)。受制于此，F(xiàn)inFET 工藝創(chuàng)新的步伐也正在放緩。
自英特爾在十多年前推出其基于 22nm 的 FinFET 技術(shù)以來，未雨綢繆的芯片制造商們，就已經(jīng)在探索如何轉(zhuǎn)向下一代環(huán)柵技術(shù)方案。
顧名思義，環(huán)柵場效應(yīng)晶體管(GAAFET)的溝道是水平的、且所有四個側(cè)面都被柵極包圍，因而很好地化解了與漏電相關(guān)的尷尬。
但這還不是 GAAGET 的唯一優(yōu)勢，比如在基于納米片 / 納米帶的 GAAFET 中，晶圓廠還可調(diào)整溝道寬度、以獲得更高性能或降低功耗。
三星的 3GAE 和 3GAP 工藝，就是用了所謂的納米帶技術(shù)。該公司甚至將其 GAAFET 稱為多橋通道場效應(yīng)晶體管(MBCFET)，以和納米線競爭方案劃清界限。
每隔幾個月就會有更新?lián)Q代的電子產(chǎn)品問世。它們通常更小、更智能，不僅擁有更快的運(yùn)行速度與更多帶寬，還更加節(jié)能，這一切都要?dú)w功于新一代先進(jìn)的芯片和處理器。
跨入數(shù)字化時代，我們?nèi)缤嘈盘柮魈煲欢〞鹉菢?，確信新設(shè)備會不斷地推陳出新。而在幕后，則是工程師們積極研究半導(dǎo)體技術(shù)路線圖，以確保新設(shè)備所需的下一代芯片能夠就緒。
很長一段時間以來，芯片的進(jìn)步都是通過縮小晶體管的尺寸來實(shí)現(xiàn)的，這樣就可以在一片晶圓上制造更多晶體管，從而使晶體管的數(shù)量在每12-24個月翻一番——這就是眾所周知的“摩爾定律”。多年來，為了跟上時代的步伐，整個行業(yè)進(jìn)行了諸多重大的創(chuàng)新，包括銅/低k互連、新型晶體管材料、多重圖形化方案和三維(3D)架構(gòu)。
開發(fā)3D結(jié)構(gòu)的轉(zhuǎn)變帶來了新的挑戰(zhàn)，隨著深寬比的增加，挑戰(zhàn)也在加劇。你可能已經(jīng)想到，3D架構(gòu)需要從器件設(shè)計上做根本性改變，需要新的材料、新的沉積和刻蝕方法來實(shí)現(xiàn)。在本文中，我們將帶大家一起回顧半導(dǎo)體行業(yè)在實(shí)現(xiàn)3D架構(gòu)過程中的重要里程碑。
準(zhǔn)備階段：平面工藝
創(chuàng)建集成電路最初是一個二維的問題：取一塊平坦的硅片，在表面放置各種結(jié)構(gòu)，用導(dǎo)線將它們連接起來。這是通過沉積一層層的材料，利用光刻技術(shù)對其進(jìn)行圖形化處理，并在暴露的區(qū)域刻蝕出必要的特征來完成的。這曾是電子工業(yè)的一個巨大突破。
隨著技術(shù)需求的不斷發(fā)展，需要在更緊湊的空間中構(gòu)建更多的電路，以支持更小的結(jié)構(gòu)。過去相對直接的過程變得越來越復(fù)雜。
隨著創(chuàng)建2D結(jié)構(gòu)的成本不斷增加，以及在二維平面上進(jìn)行微縮的可行方法逐漸枯竭，3D結(jié)構(gòu)變得越來越有吸引力。半導(dǎo)體行業(yè)早在十多年前就開始開發(fā)早期的選擇性刻蝕應(yīng)用以支持3D技術(shù)，并不斷擴(kuò)展，從封裝到非易失性存儲器甚至晶體管本身。
如今的7nm EUV 芯片，晶體管多大100億個，它們是怎么樣安上去的呢
晶體管并非是安裝上去的，芯片制造其實(shí)分為沙子-晶圓，晶圓-芯片這樣的過程，而在芯片制造之前，IC涉及要負(fù)責(zé)設(shè)計好芯片，然后交給晶圓代工廠。
芯片設(shè)計分為前端設(shè)計和后端設(shè)計，前端設(shè)計(也稱邏輯設(shè)計)和后端設(shè)計(也稱物理設(shè)計)并沒有統(tǒng)一嚴(yán)格的界限，涉及到與工藝有關(guān)的設(shè)計就是后端設(shè)計。芯片設(shè)計要用專業(yè)的EDA工具。
當(dāng)芯片設(shè)計好了之后，就要制造出來，晶體管就是在晶圓上直接雕出來的，晶圓越大，芯片制程越小，就能切割出更多的芯片，效率就會更高。
舉個例子，就好像切西瓜一樣，西瓜更大的，但是原來是切成3厘米的小塊，現(xiàn)在換成了2厘米，是不是塊數(shù)就更多。所以現(xiàn)在的晶圓從 2 寸、4 寸、6 寸、8 寸到現(xiàn)在 16 寸大小，
制程這個概念，其實(shí)就是柵極的大小，也可以成為柵長，它的距離越短，就可以放下更多的晶體管，這樣就不會讓芯片不會因技術(shù)提升而變得更大，使用更先進(jìn)的制造工藝，芯片的面積和功耗就越小。但是我們?nèi)绻麑艠O變更小，源極和漏極之間流過的電流就會越快，工藝難度會更大。
芯片制造共分為七大生產(chǎn)區(qū)域，分別是擴(kuò)散、光刻、刻蝕、離子注入、薄膜生長、拋光、金屬化。
其中雕出晶圓的最重要的兩個步驟就是光刻和蝕刻，光刻技術(shù)是一種精密的微細(xì)加工技術(shù)。常規(guī)光刻技術(shù)是采用波長為2000～4500的紫外光作為圖像信息載體，以光致抗光刻技術(shù)蝕劑為中間(圖像記錄)媒介實(shí)現(xiàn)圖形的變換、轉(zhuǎn)移和處理，最終把圖像信息傳遞到晶片(主要指硅片)或介質(zhì)層上的一種工藝。
光刻技術(shù)就是把芯片制作所需要的線路與功能區(qū)做出來。簡單來說芯片設(shè)計人員設(shè)計的線路與功能區(qū)“印進(jìn)”晶圓之中，類似照相機(jī)照相。照相機(jī)拍攝的照片是印在底片上，而光刻刻的不是照片，而是電路圖和其他電子元件。
而蝕刻技術(shù)就是利用化學(xué)或物理方法，將抗蝕劑薄層未掩蔽的晶片表面或介質(zhì)層除去，從而在晶片表面或介質(zhì)層上獲得與抗蝕劑薄層圖形完全一致的圖形。集成電路各功能層是立體重疊的，因而光刻工藝總是多次反復(fù)進(jìn)行。例如，大規(guī)模集成電路要經(jīng)過約10次光刻才能完成各層圖形的全部傳遞。
在半導(dǎo)體制造中有兩種基本的刻蝕工藝：干法刻蝕和濕法腐蝕。目前主流所用的還是干法刻蝕工藝，利用干法刻蝕工藝的就叫等離子體蝕刻機(jī)。
在集成電路制造過程中需要多種類型的干法刻蝕工藝，應(yīng)用涉及硅片上各種材料。被刻蝕材料主要包括介質(zhì)、硅和金屬等，通過與光刻、沉積等工藝多次配合可以形成完整的底層電路、柵極、絕緣層以及金屬通路等。
驅(qū)動之家有一片的CPU的制造過程，《從沙子到芯片：且看處理器是怎樣煉成的》，就從微觀上講解了這個步驟。
在涂滿光刻膠的晶圓(或者叫硅片)上蓋上事先做好的光刻板，然后用紫外線隔著光刻板對晶圓進(jìn)行一定時間的照射。原理就是利用紫外線使部分光刻膠變質(zhì)，易于腐蝕。
溶解光刻膠：光刻過程中曝光在紫外線下的光刻膠被溶解掉，清除后留下的圖案和掩模上的一致。
下載文檔
