西門(mén)子EDA：構(gòu)建數(shù)字化創(chuàng)新“底座”，驅(qū)動(dòng)智能未來(lái)

（全球TMT2022年7月21日訊）EDA（電子設(shè)計(jì)自動(dòng)化）被譽(yù)為半導(dǎo)體產(chǎn)業(yè) "皇冠上的明珠"，如何通過(guò)技術(shù)革新，聯(lián)動(dòng)產(chǎn)業(yè)上下游應(yīng)對(duì)逐漸增加的市場(chǎng)挑戰(zhàn)，是數(shù)字化時(shí)代下的EDA領(lǐng)域無(wú)法繞開(kāi)的核心命題。西門(mén)子EDA助力數(shù)字化創(chuàng)新的核心在于把握兩個(gè)基本方向：一個(gè)是以最終系統(tǒng)為導(dǎo)向的IC設(shè)計(jì)；另一個(gè)是針對(duì)PCB和下一代電子系統(tǒng)。

• 始于以最終系統(tǒng)為導(dǎo)向的IC設(shè)計(jì)

西門(mén)子EDA圍繞技術(shù)擴(kuò)展，設(shè)計(jì)擴(kuò)展與系統(tǒng)擴(kuò)展提供滿(mǎn)足下一代IC設(shè)計(jì)的創(chuàng)新解決方案：其與晶圓代工廠合作伙伴和客戶(hù)密切合作，為每個(gè)新的技術(shù)節(jié)點(diǎn)提供簽核質(zhì)量的Calibre?物理驗(yàn)證、光學(xué)近似效應(yīng)修正（RET/OPC）和 Tessent測(cè)試與良率提升工具，以及先進(jìn)異構(gòu)封裝解決方案，使客戶(hù)能夠使用芯粒（chiplets）和堆疊芯片的方法來(lái)開(kāi)發(fā)2.5D /3D IC封裝產(chǎn)品，從而幫助設(shè)計(jì)團(tuán)隊(duì)滿(mǎn)足PPA要求；其新推出的Symphony Pro 平臺(tái)，以全面、直觀的可視化調(diào)試集成環(huán)境支持新的Accellera標(biāo)準(zhǔn)化驗(yàn)證方法，使得生產(chǎn)效率比傳統(tǒng)解決方案提升多達(dá)10倍；同時(shí)，為了更好地應(yīng)對(duì)不斷增長(zhǎng)的容量和計(jì)算能力挑戰(zhàn)，西門(mén)子EDA還提供一系列云計(jì)算解決方案，為計(jì)算密集型驗(yàn)證任務(wù)，提供高性能的云配置。

面向大勢(shì)所趨的人工智能與機(jī)器學(xué)習(xí)技術(shù)，西門(mén)子EDA提供高階綜合工具 -- Catapult HLS，設(shè)計(jì)團(tuán)隊(duì)可將C代碼綜合為RTL代碼，然后使用Catapult HLS來(lái)驗(yàn)證算法的總體性能，并在從C級(jí)設(shè)計(jì)到實(shí)施的整個(gè)流程中使用PowerPro功耗分析，確保設(shè)計(jì)不會(huì)偏離預(yù)期的功耗預(yù)算；同時(shí)，西門(mén)子EDA的Solido產(chǎn)品可利用機(jī)器學(xué)習(xí)快速進(jìn)行特征向量庫(kù)的生成和提取，以更少的時(shí)間實(shí)現(xiàn)更高的驗(yàn)證精度，并將所得數(shù)據(jù)以可視化方式呈現(xiàn)；而Tessent測(cè)試與良率提升工具可提供診斷驅(qū)動(dòng)的良率分析（DDYA）方法，貫穿產(chǎn)品生命周期的完整測(cè)試，使用物理版圖數(shù)據(jù)來(lái)改善測(cè)試和良率分析，可將發(fā)現(xiàn)良率損失根本原因的周期時(shí)間縮短75~90%。

針對(duì)系統(tǒng)設(shè)計(jì)與系統(tǒng)制造需求，西門(mén)子EDA的產(chǎn)品與西門(mén)子數(shù)字化工業(yè)軟件的解決方案相結(jié)合，提供真正的系統(tǒng)級(jí)、跨學(xué)科、綜合性的數(shù)字孿生，考量從芯片設(shè)計(jì)到機(jī)電一體化的系統(tǒng)方案設(shè)計(jì)。西門(mén)子的PAVE360涵蓋了汽車(chē)軟、硬件子系統(tǒng)、整車(chē)模型、傳感器數(shù)據(jù)融合、交通流量等場(chǎng)景，還要覆蓋智能城市的仿真環(huán)境，以數(shù)字孿生為核心，為下一代自動(dòng)駕駛系統(tǒng)芯片的研發(fā)提供了一個(gè)跨汽車(chē)生態(tài)系統(tǒng)、多供應(yīng)商協(xié)作的綜合環(huán)境，能夠?qū)λ凶詣?dòng)駕駛系統(tǒng)核心的傳感/決策/執(zhí)行范例進(jìn)行完整的閉環(huán)驗(yàn)證，在芯片投片之前就可以模擬和預(yù)估芯片的性能和功耗。

• 下一代電子系統(tǒng)設(shè)計(jì)的數(shù)字化

當(dāng)IC設(shè)計(jì)不斷受到各種復(fù)雜性與高性能的沖擊時(shí)，PCB系統(tǒng)的設(shè)計(jì)也在面臨重重挑戰(zhàn)。為此，西門(mén)子EDA幫助企業(yè)打造五項(xiàng)核心轉(zhuǎn)型能力，提前構(gòu)建下一代電子系統(tǒng)設(shè)計(jì)的數(shù)字化之道： 

-    為設(shè)計(jì)企業(yè)搭建新一代PCB設(shè)計(jì)環(huán)境，既可以隨著設(shè)計(jì)的復(fù)雜性進(jìn)行擴(kuò)展，還可打造從設(shè)計(jì)到制造的數(shù)字主線，使設(shè)計(jì)團(tuán)隊(duì)與制造部門(mén)能夠及時(shí)了解項(xiàng)目狀態(tài)，并在全球范圍內(nèi)開(kāi)展跨工程領(lǐng)域的協(xié)作。

-    使用基于模型的系統(tǒng)工程（MBSE）方法，對(duì)來(lái)自電子、機(jī)械和軟件領(lǐng)域的子系統(tǒng)分別進(jìn)行功能建模，并在設(shè)計(jì)開(kāi)始前一起整合到系統(tǒng)架構(gòu)級(jí)別的綜合數(shù)字孿生中。

-    建立以數(shù)字原型驅(qū)動(dòng)的驗(yàn)證，搭建覆蓋整個(gè)研發(fā)流程的仿真驗(yàn)證技術(shù)，將驗(yàn)證流程"左移"至設(shè)計(jì)階段，減少重新設(shè)計(jì)，加速產(chǎn)品交付周期，實(shí)現(xiàn)降本增效。

-    搭建系統(tǒng)級(jí)設(shè)計(jì)的概念及技術(shù)，建立從高到低的映射分解。實(shí)現(xiàn)架構(gòu)可參考的設(shè)計(jì)，以加速產(chǎn)品研發(fā)流程。

-    增強(qiáng)供應(yīng)鏈彈性能力，依托西門(mén)子完整的數(shù)字集成系統(tǒng)設(shè)計(jì)平臺(tái)，并結(jié)合與制造、PLM 和企業(yè)流程無(wú)縫協(xié)作的能力，幫助企業(yè)加速數(shù)字化轉(zhuǎn)型。