自動化模擬設(shè)計是夢想還是必然會發(fā)生？第二部分

EDA的全稱是電子設(shè)計自動化（Electronic Design Automation），但其現(xiàn)在只能算是一種半自動化的工具，大量的工作還需要人工來操作。只有當(dāng)AI技術(shù)開始融入之后，EDA工具才開始真正走向了自動化之路。

有報道指出，三星近期正與新思科技合作，將AI技術(shù)融入到芯片的設(shè)計中。據(jù)三星電子執(zhí)行總裁Jaehong Park表示，通過AI技術(shù)找到了一個系統(tǒng)化的最優(yōu)解決方案，超越了此前可以達(dá)到的芯片PPA（功率、性能和面積）效果。

將AI用于芯片設(shè)計已經(jīng)不是頭一回了，谷歌就已將AI用在了TPU芯片的設(shè)計中，英偉達(dá)也正在用AI算法來優(yōu)化5nm和3nm芯片的設(shè)計，還有越來越多的芯片公司也將步其后塵。從下圖就可以看出，AI的應(yīng)用已經(jīng)深入整個IC產(chǎn)業(yè)鏈。

最為積極的還是EDA公司，畢竟AI將是改寫行業(yè)發(fā)展進(jìn)程的大事件。近兩年來，采用AI技術(shù)的EDA方案更是層出不窮。比如，新思科技推出了DSO.ai，探索搜索空間、觀察設(shè)計隨時間的演變情況,同時調(diào)整設(shè)計選擇、技術(shù)參數(shù)和工作流程。Cadence發(fā)布了Cerebrus，采用了類似用合成技術(shù)取代原理圖人工繪制的方法，打破芯片設(shè)計必須依靠人力的局限。西門子EDA（Mentor）則在OPC矯正中引入了機(jī)器學(xué)習(xí)方法，大幅提升了輸出預(yù)測精度并縮短了預(yù)測時間。

數(shù)據(jù)快速提取模型、布局和布線、電路仿真模型、PPA的優(yōu)化決策都是EDA運(yùn)用AI的方向。其中，芯片設(shè)計后端(或稱物理實現(xiàn))尤其是布局布線則是AI使用的密集區(qū)域。

在這些文章中，我看到計算智能 EDA 工具實際上可以在無需人工干預(yù)的情況下從網(wǎng)表變?yōu)槲锢聿季值恼f法。由于模擬設(shè)計中的變量數(shù)量非常多，其中許多都嚴(yán)格依賴于工藝和拓?fù)浣Y(jié)構(gòu)，這真的可行嗎？我可以看到，通過足夠的培訓(xùn)，一個專注于常見/常用 IP 的給定流行流程，這樣的 ML 算法可以有效地復(fù)制設(shè)計流程并執(zhí)行必要的調(diào)整以使模擬電路工作，只要努力將變量的數(shù)量。但此時，這不只是一個參數(shù)模擬嗎？

從這些文章所揭示的少量技術(shù)細(xì)節(jié)來看，假設(shè)是為了保護(hù)一些 EDA IP，在設(shè)計空間的功能模型上執(zhí)行此工作的 ML 算法使用基于要設(shè)計的電路的功能行為的模型。這聽起來很像基本的控制系統(tǒng)工程。此模型必須由某人構(gòu)建，例如模擬設(shè)計工程師。此外，為了訓(xùn)練這個 ML 算法，需要有一個可用的數(shù)據(jù)集。

因此，需要事先觀察和記錄從網(wǎng)表到物理布局的類似設(shè)計，以便將它們用于訓(xùn)練 ML 算法以達(dá)到合理的精度。這個過程也聲稱有助于拓?fù)溥x擇。鑒于拓?fù)浜拖到y(tǒng)的多樣性，我很好奇這實際上是如何工作的。不需要一個廣泛的拓?fù)鋷靻?？這個拓?fù)鋷焓侨绾伍_發(fā)和描述的，以便 ML 算法可以向設(shè)計人員推薦它？

我最后的想法與所有這些訓(xùn)練數(shù)據(jù)的來源有關(guān)。假設(shè)這個 ML 算法必須使用來自類似設(shè)計或系統(tǒng)的數(shù)據(jù)進(jìn)行訓(xùn)練，那么這些算法的數(shù)據(jù)集不會以某種方式共享 IP 嗎？如果 EDA 工具的 ML 系統(tǒng)接受了競爭對手的設(shè)計訓(xùn)練，并且 ML 算法建議的拓?fù)浜徒鉀Q方案與他們的 IP 非常相似，該怎么辦？在這些情況下如何避免知識產(chǎn)權(quán)侵權(quán)？此外，這難道不只適用于非常常見的流程，其中有足夠大的設(shè)計集和足夠豐富的設(shè)計數(shù)據(jù)來構(gòu)建這樣的模型嗎？

最后，有不少模擬設(shè)計公司為特定工藝設(shè)計模擬電路并銷售 IP。像這樣的工具會有效地“竊取”這些設(shè)計師的成果，并將他們的特殊調(diào)味料提供給使用合同設(shè)計師汗水開發(fā)的 ML 算法的其他人嗎？