ADC基本參數(shù)有哪些?如何提高ADC的性能?

ADC在進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，一般要經(jīng)過采樣、量化和編碼這幾個(gè)步驟。為增進(jìn)大家對(duì)ADC模擬數(shù)字轉(zhuǎn)換器的認(rèn)識(shí)，本文將對(duì)ADC模擬數(shù)字轉(zhuǎn)換器基本參數(shù)以及提高ADC模擬數(shù)字轉(zhuǎn)換器性能的建議予以介紹。如果你對(duì)ADC模擬數(shù)字轉(zhuǎn)換器具有興趣，不妨繼續(xù)往下閱讀哦。

一、ADC基本參數(shù)

1) 位寬

即前一節(jié)提到的量化位數(shù)，常見的有8bit，10bit，12bit，16bit，24bit。比較少見的部分高速ADC有6bit~8bit。

2) 分辨率

ADC所能分辨的最小量化信號(hào)的能力，最小分辨能力Δ=輸入滿量程電壓/2^N。分辨率主要由ADC的位數(shù)(輸出數(shù)字量的位數(shù))決定，也與輸入滿量程有一定的關(guān)系。如一個(gè)輸出滿量程為0~5V的ADC、8位的ADC，其最小變化量為5V/2^8，約為19.5mV。若將ADC的位寬增加為10位，則ADC的最小變化量為5V/2^10，約為4.88mV。

3) 量化誤差Σ

在量化過程中由于所采樣的電壓不一定能被Δ(最小量化單位)整除，所以量化前后存在一定誤差，此誤差稱為量化誤差。量化誤差屬于原理誤差，無法消除，理論上轉(zhuǎn)換器的位數(shù)越高，各離散電平之間的差值越小，量化誤差就越小。

4) INL

INL (IntergerNonLinear, 積分非線性), 指ADC實(shí)際轉(zhuǎn)換曲線與理想曲線在縱軸方向的差值，單位LSB，用于表示實(shí)際轉(zhuǎn)換曲線與理想的偏差程度。

5) DNL

DNL (DifferentialNonLinear, 微分非線性), 指ADC的實(shí)際量化臺(tái)階與對(duì)應(yīng)于1LSB的理想值之間的差異。理想ADC偏差為0LSB。若DNL<1LSB，意味著傳輸函數(shù)具有單調(diào)性，沒有丟碼。

6) SNR

SNR (Signal NoiseRatio，信噪比), ADC輸出信號(hào)功耗和噪聲功耗的比值，用dB表示。SNR=10*log(P_signal/P_noise)，其中信號(hào)頻譜圖中基波分量有效值，噪聲=總能量-信號(hào)能量和諧波能量。理想ADC的噪聲主要來自量化噪聲。

二、提高ADC性能的建議

雖然ADC看起來非常簡(jiǎn)單，但它們必須正確使用才能獲得最優(yōu)的性能。ADC具有與簡(jiǎn)單模擬放大器相同的性能限制，比如有限增益、偏置電壓、共模輸入電壓限制和諧波失真等。ADC的采樣特性需要我們更多地考慮時(shí)鐘抖動(dòng)和混疊。以下一些指南有助于工程師在設(shè)計(jì)中充分發(fā)揮ADC的全部性能。

1、模擬輸入

要認(rèn)真對(duì)待ADC的模擬輸入信號(hào)，盡量使它保持干凈，“無用輸入”通常會(huì)導(dǎo)致“數(shù)字化的無用輸出”。模擬信號(hào)路徑應(yīng)遠(yuǎn)離任何快速開關(guān)的數(shù)字信號(hào)線，以防止噪聲從這些數(shù)字信號(hào)線耦合進(jìn)模擬路徑。

雖然簡(jiǎn)化框圖給出的是單端模擬輸入，但在高性能ADC上經(jīng)常使用差分模擬輸入。差分驅(qū)動(dòng)ADC可以提供更強(qiáng)的共模噪聲抑制性能，由于有更小的片上信號(hào)擺幅，因此一般也能獲得更好的交流性能。差分驅(qū)動(dòng)一般使用差分放大器或變壓器實(shí)現(xiàn)。變壓器可以提供比放大器更好的性能，因?yàn)橛性捶糯笃鲿?huì)帶來影響總體性能的額外噪聲源。但是，如果需要處理的信號(hào)含有直流成份，具有隔直流特性的變壓器就不能用。在設(shè)計(jì)預(yù)驅(qū)動(dòng)電路時(shí)必須考慮驅(qū)動(dòng)放大器的噪聲和線性性能。需要注意的是，因?yàn)楦咝阅蹵DC通常有非常高的輸入帶寬，因此在ADC輸入引腳處直接濾波可以減少混入基帶的寬帶噪聲數(shù)量。

2、參考輸入

參考輸入應(yīng)看作是另一個(gè)模擬輸入，必須盡可能保持干凈。參考電壓(VREF)上的任何噪聲與模擬信號(hào)上的噪聲是沒有區(qū)別的。一般ADC的數(shù)據(jù)手冊(cè)上會(huì)規(guī)定要求的去耦電容。這些電容應(yīng)放置在離ADC最近的地方。為了節(jié)省電路板面積，PCB設(shè)計(jì)師有時(shí)會(huì)將去耦電容放在PCB的背面，這種情況應(yīng)盡可能避免，因?yàn)檫^孔的電感會(huì)降低高頻時(shí)電容的去耦性能。VREF通常用來設(shè)置ADC的滿刻度范圍，因此減小VREF電壓值會(huì)減小ADC的LSB值，使得ADC對(duì)系統(tǒng)噪聲更加敏感(1V滿刻度10位ADC的LSB值等于1V/210=1mV)。

2、電源輸入

大多數(shù)ADC有分離的電源輸入，一個(gè)用于模擬電路，一個(gè)用于數(shù)字電路。推薦在盡量靠近ADC的位置使用足夠多的去耦電容。盡量減少PCB的過孔數(shù)量，并減小從ADC電源引腳到去耦電容的走線長(zhǎng)度，從而使ADC和電容之間的電感為最小。就像參考電壓去耦一樣，電路板設(shè)計(jì)師為了節(jié)省電路板面積有時(shí)會(huì)把去耦電容放在芯片下方PCB板的背面，基于同樣的理由，這種情況也應(yīng)避免。ADC數(shù)據(jù)手冊(cè)一般會(huì)提供推薦的去耦方案。為了達(dá)到特定的性能，電源和地經(jīng)常會(huì)采用專門的PCB層實(shí)現(xiàn)。

3、數(shù)字輸出

ADC開關(guān)數(shù)字信號(hào)輸出會(huì)產(chǎn)生瞬時(shí)噪聲，并向后耦合到ADC中敏感的模擬電路部分，從而引發(fā)故障?？s短輸出走線長(zhǎng)度以減小ADC驅(qū)動(dòng)的電容負(fù)載有助于減小這一影響，在ADC輸出端放置串行電阻也可以降低輸出電流尖峰。ADC數(shù)據(jù)手冊(cè)通常對(duì)此也有一些設(shè)計(jì)建議。

以上就是小編這次想要和大家分享的有關(guān)的ADC的內(nèi)容，希望大家對(duì)本次分享的內(nèi)容已經(jīng)具有一定的了解。如果您想要看不同類別的文章，可以在網(wǎng)頁頂部選擇相應(yīng)的頻道哦。