德國慕尼黑，2023年9月5日——RISC-V定制計算領域的領導者Codasip®宣布：公司現(xiàn)在可為其定制RISC-V處理器內(nèi)核提供Tessent? Enhanced Trace Encoder增強型追蹤編碼器解決方案，該方案是西門子EDA的Tessent Embedded Analytics嵌入式分析產(chǎn)品線的成員產(chǎn)品。通過這一聯(lián)合解決方案，開發(fā)人員可以有效地追蹤和調(diào)試芯片和軟件之間的問題，并能準確了解基于Codasip RISC-V processor?處理器的最復雜定制設計的實時行為。
Codasip的RISC-V處理器完全可定制，并可完全適應應用的獨特需求。系統(tǒng)設計人員可以使用Codasip Studio?工具鏈找到最佳軟件和硬件的權衡點，并實現(xiàn)最優(yōu)功能和PPA(功率、性能、面積)。把針對處理器設計的可定制化處理器IP和工具組合在一起，使實現(xiàn)定制計算的自動化方法成為可能。為了使這種定制化服務對軟件開發(fā)人員可用，Codasip確保所有的工具都支持定制，包括編譯器和調(diào)試器?，F(xiàn)在還包括追蹤解決方案。
在SoC中加入追蹤功能可以大大加快曾經(jīng)非常耗時的軟件調(diào)試任務，從而減少項目啟動時間和軟件開發(fā)的成本。Codasip之所以選擇與西門子EDA合作開發(fā)其Trace Encoder編碼器，是因為兩家公司都堅信在整個產(chǎn)品設計流程中都能有效地實現(xiàn)產(chǎn)品質(zhì)量。這種對質(zhì)量的關注使創(chuàng)新成為可能，即使在最復雜的異構和定制設計中，也能幫助客戶顯著提高生產(chǎn)效率。
Tessent Enhanced Trace Encoder增強型追蹤編碼器基于由調(diào)試和追蹤工作組(Debug and Trace Working Group)制定的RISC-V標準，該工作組由西門子的代表領導，西門子向RISC-V國際社區(qū)捐贈了Trace算法。然而，西門子的解決方案遠遠超出了RISC-V標準，提供了一個更高效的工具，在最復雜系統(tǒng)的開發(fā)中提供顯著的生產(chǎn)率效益，并且還支持自定義指令。它對系統(tǒng)進行詳細的檢查，以找到錯誤及其根本原因。它是周期精確的，這意味著開發(fā)人員可以深入了解每一條指令。
Codasip戰(zhàn)略和生態(tài)系統(tǒng)副總裁Mike Eftimakis評論道：“Codasip對自己的處理器IP提出了很高的質(zhì)量標準。為了確保其成果可支持出色的系統(tǒng)，我們需要一個超越RISC-V標準的追蹤解決方案。Tessent Enhanced Trace Encoder增強型追蹤編碼器專為我們客戶正在開發(fā)的復雜型和定制化系統(tǒng)進行了優(yōu)化?！?
“Tessent Embedded Analytics嵌入式分析工具可實現(xiàn)全系統(tǒng)實時調(diào)試和部署后的分析，從而幫助SoC提供商專注于產(chǎn)出高質(zhì)量的、創(chuàng)新的產(chǎn)品等關鍵任務，并將其快速推向市場，”Siemens EDA Tessent部門副總裁兼總經(jīng)理Ankur Gupta說道?！癈odasip在幫助客戶滿足這些要求方面享有卓越的聲譽，我們很高興能夠與其成為合作伙伴關系?！?
Codasip將直接向客戶提供Tessent Enhanced Trace Encoder增強型追蹤編碼器解決方案，以簡化合同的復雜性。
下載文檔
