廠商都有推出哪些圖形處理器產(chǎn)品？

圖形處理器將是下述內(nèi)容的主要介紹對(duì)象，通過(guò)這篇文章，小編希望大家可以對(duì)圖形處理器的相關(guān)情況以及信息有所認(rèn)識(shí)和了解，詳細(xì)內(nèi)容如下。

一、廠商近期將推出的圖形處理器

英特爾即將于12月14日推出代號(hào)為Meteor Lake的酷睿Ultra 1代移動(dòng)處理器，近日，英特爾圖形部門(mén)的高級(jí)工程師Tom Petersen在官方視頻中詳細(xì)介紹了核顯性能。他表示，相較于第12代Alder Lake芯片，Meteor Lake核顯的每瓦圖形性能提高了1倍。

Petersen解釋稱(chēng)，Meteor Lake核顯之所以有如此大的突破，主要是因?yàn)樘岣吡藭r(shí)鐘速度、優(yōu)化了架構(gòu)，并使用更大的iGPU單元。

iGPU通常由三部分組成：圖形引擎、顯示模塊和媒體引擎。其中，Meteor Lake采用分解架構(gòu)，在SoC chiplet中放置iGPU媒體引擎，而不是主集成圖形單元，這可以顯著降低功耗并延長(zhǎng)續(xù)航時(shí)間。

Xe-LPG是媒體引擎所使用的圖形架構(gòu)，基本上與Xe-HPG(第12/13代CPU核顯所用架構(gòu))相同，但缺少了XMX硬件矩陣引擎。然而，Xe-LPG保留對(duì)通用DP4a著色器指令的支持，并且支持XeSS采樣技術(shù)。

此外，Meteor Lake處理器的集成圖形小芯片采用臺(tái)積電N5工藝制造，同時(shí)針對(duì)更低的工作電壓和更高的時(shí)鐘速度進(jìn)行了優(yōu)化。

二、圖形處理器主要問(wèn)題

1、計(jì)算能力和計(jì)算模式方面的問(wèn)題

當(dāng)前GPU的基礎(chǔ)———傳統(tǒng)Z-buffer算法不能滿(mǎn)足新的應(yīng)用需求。在實(shí)時(shí)圖形和視頻應(yīng)用中，需要更強(qiáng)大的通用計(jì)算能力，比如支持碰撞檢測(cè)、近似物理模擬;在游戲中需要圖形處理算法與人工智能和場(chǎng)景管理等非圖形算法相結(jié)合。當(dāng)前的GPU的體系結(jié)構(gòu)不能很好地解決電影級(jí)圖像質(zhì)量需要解決的透明性、高質(zhì)量反走樣、運(yùn)動(dòng)模糊、景深和微多邊形染色等問(wèn)題，不能很好的支持實(shí)時(shí)光線(xiàn)跟蹤、Reyes(Renders everything you ever saw) 等更加復(fù)雜的圖形算法，也難以應(yīng)對(duì)高質(zhì)量的實(shí)時(shí)3D圖形需要的全局光照、動(dòng)態(tài)和實(shí)時(shí)顯示以及陰影和反射等問(wèn)題。需要研究新一代的GPU體系結(jié)構(gòu)突破這些限制。隨著VLSI技術(shù)的飛速發(fā)展，新一代GPU芯片應(yīng)當(dāng)具有更強(qiáng)大的計(jì)算能力，可以大幅度提高圖形分辨率、場(chǎng)景細(xì)節(jié)(更多的三角形和紋理細(xì)節(jié))和全局近似度。圖形處理系統(tǒng)發(fā)展的趨勢(shì)是圖形和非圖形算法的融合以及現(xiàn)有的不同染色算法的融合。新一代的圖形系統(tǒng)芯片需要統(tǒng)一靈活的數(shù)據(jù)結(jié)構(gòu)、新的程序設(shè)計(jì)模型、多種并行計(jì)算模式。我們認(rèn)為發(fā)展的趨勢(shì)是在統(tǒng)一的、規(guī)則并行處理元陣列結(jié)構(gòu)上，用數(shù)據(jù)級(jí)并行、操作級(jí)并行和任務(wù)級(jí)并行的統(tǒng)一計(jì)算模式來(lái)解決當(dāng)前圖形處理系統(tǒng)芯片面臨的問(wèn)題。

2、制造工藝方面的問(wèn)題

集成電路發(fā)展到納米級(jí)工藝，不斷逼近物理極限，出現(xiàn)了所謂紅墻問(wèn)題：一是線(xiàn)的延遲比門(mén)的延遲越來(lái)越重要。長(zhǎng)線(xiàn)不僅有傳輸延遲問(wèn)題， 而且還有能耗問(wèn)題。二是特征尺寸已小到使芯片制造缺陷不可避免，要從缺陷容忍、故障容忍與差錯(cuò)容忍等三個(gè)方面研究容錯(cuò)與避錯(cuò)技術(shù)。三是漏電流和功耗變得非常重要，要采用功耗的自主管理技術(shù)。現(xiàn)代的圖形處理器芯片在克服紅墻問(wèn)題的幾個(gè)方面有了顯著的進(jìn)步：利用了大量的規(guī)則的 SIMD 陣列結(jié)構(gòu);它的分布存儲(chǔ)器接近了運(yùn)算單元，減少了長(zhǎng)線(xiàn)影響;它的硬件多線(xiàn)程掩蓋了部分存儲(chǔ)延遲的影響。但是隨著工藝進(jìn)一步發(fā)展，當(dāng)前GPU的體系結(jié)構(gòu)難以適應(yīng)未來(lái)工藝發(fā)展，沒(méi)有在體系結(jié)構(gòu)上應(yīng)對(duì)長(zhǎng)線(xiàn)問(wèn)題、工藝偏差和工藝缺陷問(wèn)題的措施，特別是沒(méi)有考慮如何適應(yīng)三維工藝。當(dāng)前最先進(jìn)工藝的晶體管的柵極厚度已經(jīng)大約是五個(gè)原子，在制造時(shí)，少了一個(gè)原子就造成20 %的工藝偏差。因此工藝的偏差成為SoC設(shè)計(jì)不能不考慮的問(wèn)題。特別是到 2018 年后的納電子集成電路，可以通過(guò)隨機(jī)自組裝產(chǎn)生規(guī)則的納米器件。因此，新一代系統(tǒng)芯片的體系結(jié)構(gòu)必須利用規(guī)則的結(jié)構(gòu)并且容忍工藝偏差，具有容錯(cuò)、避錯(cuò)和重組的能力。我們認(rèn)為采用大量同構(gòu)處理器元之間的鄰接技術(shù)，適應(yīng)納米級(jí)工藝和未來(lái)的三維工藝，采用新型體系結(jié)構(gòu)和相關(guān)的低功耗、容錯(cuò)和避錯(cuò)的設(shè)計(jì)策略，對(duì)于未來(lái)的圖形處理系統(tǒng)芯片具有重要的科學(xué)意義。

以上便是小編此次帶來(lái)的有關(guān)圖形處理器的全部?jī)?nèi)容，十分感謝大家的耐心閱讀，想要了解更多相關(guān)內(nèi)容，或者更多精彩內(nèi)容，請(qǐng)一定關(guān)注我們網(wǎng)站哦。