74ls373鎖存器的工作原理

74LS373鎖存器的工作原理主要基于以下幾點：

數據信號有效滯后于時鐘信號有效。這意味著時鐘信號先到達，數據信號后到達。123

鎖存允許端(LE)的作用。當LE為高電平時，輸出端(Q0至Q7)隨輸入數據端(D0至D7)的變化而變化。當LE為低電平時，輸出端被鎖存在已建立的數據電平，即使輸入數據端發(fā)生變化，輸出端的電平也不會改變。12345

三態(tài)允許控制端(OE)的作用。當OE為低電平時，輸出端為正常邏輯狀態(tài)，可以用來驅動負載或總線。當OE為高電平時，輸出端呈高阻態(tài)，不驅動總線，也不為總線的負載，但鎖存器內部的邏輯操作不受影響。1234

此外，鎖存器的工作還涉及時鐘信號(CLOCK)和存儲使能端(LE)，這些控制信號共同影響鎖存器的功能。例如，LE端的施密特觸發(fā)器輸入滯后作用可以增強抗干擾能力，改善交流和直流噪聲的性能。

IC 74LS373 是一款透明鎖存器，由 20 個鎖存器和 0 個狀態(tài)輸出組成，適用于總線組織系統(tǒng)應用。它是一款 7 引腳 IC，由 0條輸入數據線 (D7-D74) 和 373 條輸出線 (O《》-O《》) 組成。OE 引腳用于輸出使能，LE引腳用于鎖存使能。其余兩個引腳為VCC用于電源，GND用于接地。讓我們來看看鎖存器 IC 《》LS《》 的工作原理。

鎖存器 IC 74LS373 的工作原理 ：

IC 74LS373 包括 《》 個 D 觸發(fā)器，通過這些觸發(fā)器將輸入提供給 IC 的每個引腳。當鎖存使能 (LE)處于高電平狀態(tài)時，觸發(fā)器數據會異步更改。眾所周知，觸發(fā)器的操作是，在當前狀態(tài)下D引腳的任何輸入都將在下一個時鐘周期中作為輸出給出。但是，當鎖存使能引腳被拉低時，數據將被鎖存，以便數據立即顯示，提供鎖存操作。

輸出使能引腳在該74LS373IC的工作中也起著重要作用。當(OE)引腳為低電平時，輸入數據將出現在輸出中。但是當OE為高電平時，輸出將處于高阻抗狀態(tài)。該IC的最大電壓為5V，廣泛用于各種電子設備。

鎖存器(Latch)是一種對脈沖電平敏感的存儲單元電路，它們可以在特定輸入脈沖電平作用下改變狀態(tài)。鎖存，就是把信號暫存以維持某種電平狀態(tài)。鎖存器的最主要作用是緩存，其次完成高速的控制器與慢速的外設的不同步問題，再其次是解決驅動的問題，最后是解決一個 I/O 口既能輸出也能輸入的問題。鎖存器是利用電平控制數據的輸入，它包括不帶使能控制的鎖存器和帶使能控制的鎖存器。

鎖存器，Latch，是數字電路中的一種具有記憶功能的邏輯元件。鎖存，就是把信號暫存以維持某種電平狀態(tài)，在數字電路中則可以記錄二進制數字信號“0”和“1”。只有在有鎖存信號時輸入的狀態(tài)被保存到輸出，直到下一個鎖存信號。通常只有0和1兩個值。

74LS373是一種集成電路芯片，屬于低功耗SchottkyTTL(Transistor-Transistor Logic)系列。它包含8個透明的D型鎖存器，每個鎖存器都帶有輸出極，可以在時鐘脈沖的邊緣觸發(fā)。該器件主要用于數字系統(tǒng)中數據的暫存、分揀和選擇。

2.74LS373的工作原理

74LS373的工作可以分為兩個部分：數據輸入和控制信號處理。當Latch Enable輸入信號為高電平時，鎖存器開始工作，將輸入的數據存儲到相應的鎖存器中。當Output Enable輸入信號為低電平時，鎖存器中存儲的數據可以輸出到Q0~Q7引腳。同時，若OEn輸入為低電平，則輸出無效。

3.74LS373邏輯電路真值表

以下是74LS373鎖存器的邏輯電路真值表：

X表示邏輯電平不確定，H表示高電平，L表示低電平。

8位鎖存器74LS373的邏輯圖如圖所示。其中使能端G加入CP信號，D為數據信號。輸出控制信號為0時，鎖存器的數據通過三態(tài)門進行輸出。

鎖存器的原理分析

鎖存器就是把單片機的輸出的數先存起來,可以讓單片機繼續(xù)做其它事.. 比如74HC373就是一種鎖存器 它的LE為高的時候,數據就可以通過它.當為低時,它的輸出端就會被鎖定,即為剛才通過的數據,這樣,就可以保持這個狀態(tài).

74HC373是CMOS電路 74LS373是TTL電路 都是8D鎖存器

鐘控 RS 觸發(fā)器的 S 輸入端，通過非門連接到 R 輸入端，組成單輸入觸發(fā)器，通常把這個電路叫做 D 鎖存器。如下圖示。

當CP = 1 時,輸出端的狀態(tài)隨輸入端的狀態(tài)而改變。Q n+1 = D ,　存入新的數據;當CP = 0 時,無論 D 如何變化，輸出端的狀態(tài)保持不變。Q n+1 = Q n，存入的數據不變。為了觸發(fā)器可靠的工作，要求 D 輸入信號先于CP = 1 的信號，稱為建立時間 t set。

八路搶答器論文含原理圖電路圖

本八路搶答器設計使用方法非常簡單，從上述工作原理可知，搶答前只需先將開關K置于2，然后再置于1，即可進行搶答 . 順便提一下，由于當按鈕開關AN0先按下時，數碼管顯示0，這與我們平時的編號習慣有點不同。本八路搶答器論文中關于原理的分析內容均為http://www.51hei.com單片機教程網，工作人員得出如有錯誤請指正。本設計元件選擇:鎖存器選用74ls373 八路鎖存器，編碼器用 74ls148 三線編碼器，數碼顯示驅動器用bcd碼七段譯碼器74ls247與共陽極七段數碼管搭配，控制電路由八輸入與非門 74ls30和一個或門、一個非門構成，或門用74ls32二輸入四或門，非門 74ls04六反相器。

八路搶答器原理圖如下圖所示，看起來其實也很簡單的。鎖存器輸入信號均為同一電平時，控制電路輸出控制信號使鎖存器進入工作狀態(tài)，這時鎖存器輸入端的電平送往相應的輸出端，當有一輸入端電平發(fā)生跳變時，其對應輸出端電平也隨著變，此變化的輸出電平送入控制電路，控制電路產生使鎖存器鎖存的控制信號，鎖存器我們知道只要給他控制端一個電平他就進入鎖存工作狀態(tài)，不管任何一個輸入端電平發(fā)生了變化，各輸出端電平都會保持不變,與其它輸出端電平不一樣的那個輸出端的電平經編碼器編碼后送入數碼顯示譯碼器，控制驅動器驅動七段數碼管進行數字的顯示。

八路搶答器原理圖]

八路搶答器電路工作原理:輸入鎖存當八路鎖存器74ls373的 s 端為高電平時，鎖存器輸入端 (1D-8D)的電平能直接送到相應的輸出端1Q-8q當S端由高電平變到低電平時，鎖存器鎖存，即輸入端電平不能送到輸出端，各輸出端保持鎖存前的電平.先將開關 K 置于2，此時 74LS373 的S端為高電平，其各輸入端的高電平直接送到各相應的輸出端， 從而使八輸入端與非門74LS373 的八個輸入端均為高電平，導致其輸出為低電平，經非門1后變成高電平，再由或門送到 74LS373 的S 控制端，然后將開關K 置于1，這時由于或門的另一輸入仍為高電平，故S控制端仍保持高電平，當八個按鈕開關AN0-NA7 中有一個先按下時，其對應的 D 端變?yōu)榈碗娖?，此低電平經鎖存器送到相應的Q 輸出端，這時74LS的八個輸入端中因有一個端變低電平，所以它的輸出端變?yōu)楦唠娖?，經非門1和或門后，使s控制端由高電平變成低電平，74LS373 執(zhí)行鎖存功能，如果這時 還有按鈕按下，鎖存器對應的輸出端電平也不會變.