并聯(lián)電阻的特性有哪些？并聯(lián)電阻有什么問(wèn)題？

在下述的內(nèi)容中，小編將會(huì)對(duì)并聯(lián)電阻的相關(guān)消息予以報(bào)道，如果電阻是您想要了解的焦點(diǎn)之一，不妨和小編共同閱讀這篇文章哦。

一、并聯(lián)電阻的特性

解并聯(lián)電阻比串聯(lián)電阻稍微復(fù)雜一些。 這是一個(gè)并聯(lián)電阻的電路。 (這個(gè)電路有一個(gè)電流源。 我們不經(jīng)常使用它們，所以這應(yīng)該很有意思。 )

當(dāng)前的電源Is將 電流i輸入R1,R2和R3。 我們知道 電流i的值是給定的常數(shù)，但我們不知道 電壓v和電流i是如何被分配到3個(gè)電阻上的。

我們知道的兩件事是：

三個(gè)電阻通過(guò)的電流之和應(yīng)該是i。

三個(gè)電阻具有同樣的電壓v。

這些式子提供了一個(gè)入手點(diǎn)。 重新排列三個(gè)歐姆定律表達(dá)式，用電壓和電阻來(lái)表示電流：

將它們帶入到電流和的式子中：

提取出共同項(xiàng)v

注意我們已知i（它是電流源的一個(gè)屬性)，所以我們可以求出v

這個(gè)表達(dá)式看起來(lái)像歐姆定律，v=iR,，但并聯(lián)電阻部分以一個(gè)雙倒數(shù)的形式代替了單個(gè)電阻。

我們的結(jié)論是：

對(duì)于并聯(lián)的電阻，總電阻是各個(gè)電阻的倒數(shù)之和的倒數(shù)。

二、并聯(lián)電阻的問(wèn)題

在一些方案中，晶振并聯(lián)1MΩ電阻時(shí)，程序運(yùn)行正常，而在沒(méi)有1MΩ電阻的情況下，程序運(yùn)行有滯后及無(wú)法運(yùn)行現(xiàn)象發(fā)生。

原因分析：

在無(wú)源晶振應(yīng)用方案中，兩個(gè)外接電容能夠微調(diào)晶振產(chǎn)生的時(shí)鐘頻率。而并聯(lián)1MΩ電阻可以幫助晶振起振。因此，當(dāng)發(fā)生程序啟動(dòng)慢或不運(yùn)行時(shí)，建議給晶振并聯(lián)1MΩ的電阻。

這個(gè)1MΩ電阻是為了使本來(lái)為邏輯反相器的器件工作在線性區(qū), 以獲得增益, 在飽和區(qū)不存在增益, 而在沒(méi)有增益的條件下晶振不起振。簡(jiǎn)而言之，并聯(lián)1M電阻增加了電路中的負(fù)性阻抗（-R），即提升了增益，縮短了晶振起振時(shí)間，達(dá)到了晶振起振更容易之目的。

換一種說(shuō)法，假設(shè)電路中無(wú)任何的擾動(dòng)信號(hào)，晶振不可能起振。實(shí)際上反相門電路中許多電路不加這個(gè)電阻也能起振，因?yàn)橐话愕碾娐范加袛_動(dòng)信號(hào)，但有個(gè)別的反相門電路不加這個(gè)電阻就不能起振，因?yàn)閿_動(dòng)信號(hào)強(qiáng)度不夠。

需要指出的是，在低溫環(huán)境下振蕩電路阻抗也會(huì)發(fā)生變化，當(dāng)阻抗增加到一定程度時(shí)，晶振就會(huì)發(fā)生起振困難或不起振現(xiàn)象。這時(shí)，我們也需要給晶振并聯(lián)1MΩ電阻，建議為了增加振蕩電路穩(wěn)定性，給晶振同時(shí)串聯(lián)一個(gè)100Ω的電阻，這樣可以減少晶振的頻率偏移程度。

注：并聯(lián)電阻不能太小，串聯(lián)電阻不能太大。否則，在溫度較低的情況下不易起振。

經(jīng)由小編的介紹，不知道你對(duì)電阻是否充滿了興趣？如果你想對(duì)它有更多的了解，不妨嘗試在我們的網(wǎng)站里進(jìn)行搜索哦。