是德科技推出System Designer for PCIe?和Chiplet PHY Designer, 優(yōu)化基于數(shù)字標準的仿真工作流程

?借助由仿真驅動的虛擬合規(guī)性測試解決方案，采用更智能、更精簡的工作流程，提高 PCIe 設計的工作效率

?具有設計探索和報告生成能力，可加快小芯片的信號完整性分析以及UCIe 合規(guī)性驗證，從而幫助設計師提高工作效率，縮短新產品上市時間

是德科技(NYSE：KEYS)宣布推出System Designer for PCIe®，這是其先進設計系統(tǒng) (ADS) 軟件套件中的一款新產品，支持基于行業(yè)標準的仿真工作流程，可用于仿真高速、高頻的數(shù)字設計。System Designer for PCIe 是一種智能的設計環(huán)境，用于對最新的PCIe Gen5 和 Gen6 系統(tǒng)進行建模和仿真。是德科技還在改進其電子設計自動化平臺，通過為現(xiàn)有的 Chiplet PHY Designer 工具增加新功能，評估Chiplet中芯片到芯片的鏈路裕度性能，并對電壓傳遞函數(shù) (VTF) 是否符合相關參數(shù)標準進行測量。

System Designer for PCIe 是一種智能的設計環(huán)境，用于對最新PCIe Gen5 和 Gen6 系統(tǒng)進行建模和仿真

PCIe 憑借其高速數(shù)字傳輸能力、出色的可擴展性和適應能力，成為廣泛適用于電子行業(yè)各領域的重要通用接口標準。它的用途十分廣泛，范圍涵蓋從日常生活中的消費電子設備到高性能計算和關鍵基礎設施系統(tǒng)中的專業(yè)應用。

復雜的 PCIe 設計支持多鏈路和多通道系統(tǒng)，主要涉及 RootComplex 和 End-Point 之間的復雜分析設置，有時還會包括中繼器。通常，設計人員需要投入大量時間準備仿真工作，卻很容易出錯。在仿真過程中，往往缺乏針對特定供應商的算法建模接口(AMI)仿真模型，而實際上在設計周期的早期階段就需要使用這些模型來探索設計空間。設計師還需要確保他們的原型設計能夠在硬件制造開啟之前通過合規(guī)性測試。

能夠提升工作效率、優(yōu)化工作流程和提高合規(guī)性

System Designer for PCIe能夠利用一種智能的設計環(huán)境，自動設置多鏈路、多通道和多層級(PAM4)的 PCIe 系統(tǒng)。它簡化了仿真設置步驟，縮短了從首次探索到發(fā)現(xiàn)更深層次問題的時間。

PCIe AMI 建模器支持 NRZ 和 PAM4 調制，能夠快速生成 PCIe 系統(tǒng)分析所需的 AMI 模型。AMI 模型生成器為設計師提供了一套向導式的 AMI 模型生成工作流程，可快速創(chuàng)建發(fā)射器(Tx)和接收器(Rx)模型。

采用經過簡化的、由仿真驅動的虛擬合規(guī)性測試，使得設計人員能夠確保設計的質量。高度集成的、由仿真驅動的 PCIe 合規(guī)性測試工作流程可最大限度地減少設計迭代，縮短產品上市時間，從而降低設計成本。

Chiplet PHY Designer的增強功能

Chiplet PHY Designer 是 EDA 行業(yè)首款針對通用小芯片互聯(lián)技術 (UCIe) 標準的仿真解決方案，有助于評估和預測芯片到芯片的鏈路裕量、用于通道合規(guī)性分析的 VTF 以及前向時鐘的性能。Chiplet PHY Designer 具有全新的設計探索和報告生成能力，可加速信號完整性分析和合規(guī)性驗證，從而提高設計人員的工作效率，縮短新產品的上市時間。

是德科技EDA 事業(yè)部高速數(shù)字產品線總監(jiān) Hee-Soo Lee 表示：“我們將持續(xù)拓展由標準驅動的工作流程解決方案，從而為客戶提供支持。與同類產品相比，我們的高速數(shù)字產品組合能夠為信號完整性分析和合規(guī)性測試驗證提供更準確、更先進的仿真軟件，在 EDA 行業(yè)處于領先地位。PCIe 和 UCIe 等數(shù)字標準對于保障電子系統(tǒng)的性能而言至關重要。設計師在工作過程中使用是德科技的 PCIe 和 UCIe 仿真解決方案，可以縮短開發(fā)周期，節(jié)省大量時間和成本。”