雙環(huán)路時(shí)鐘發(fā)生器：清除抖動(dòng)與提供高頻輸出的卓越技術(shù)

在現(xiàn)代電子系統(tǒng)中，時(shí)鐘信號(hào)的穩(wěn)定性和精確性對(duì)系統(tǒng)性能至關(guān)重要。隨著科技的快速發(fā)展，對(duì)時(shí)鐘頻率和相位噪聲的要求也日益提高。雙環(huán)路時(shí)鐘發(fā)生器，作為一種先進(jìn)的時(shí)鐘生成技術(shù)，憑借其獨(dú)特的結(jié)構(gòu)和卓越的性能，在高端應(yīng)用中展現(xiàn)了強(qiáng)大的優(yōu)勢(shì)。它不僅能夠有效清除抖動(dòng)，還能提供多個(gè)高頻、低相位噪聲的輸出，成為現(xiàn)代電子系統(tǒng)設(shè)計(jì)的理想選擇。

雙環(huán)路時(shí)鐘發(fā)生器的結(jié)構(gòu)與原理

雙環(huán)路時(shí)鐘發(fā)生器通常由兩個(gè)串聯(lián)的相位鎖定環(huán)(PLL)組成，分別稱為PLL1和PLL2。這種結(jié)構(gòu)設(shè)計(jì)旨在結(jié)合低頻和高頻PLL的優(yōu)勢(shì)，以實(shí)現(xiàn)更高的性能和靈活性。

PLL1(低頻PLL)：主要負(fù)責(zé)清除參考抖動(dòng)。它采用外部低頻壓控晶體振蕩器(VCXO)和嵌入式三階環(huán)路濾波器，以形成環(huán)路帶寬在30 Hz至100 Hz范圍內(nèi)的PLL。這種窄帶寬設(shè)計(jì)使得PLL1能夠有效濾除參考輸入中的高頻噪聲和抖動(dòng)，從而輸出一個(gè)低相位噪聲的時(shí)鐘信號(hào)。通過(guò)高性能VCXO和低環(huán)路帶寬設(shè)計(jì)，PLL1顯著衰減了基準(zhǔn)電壓源的相位噪聲，使VCXO的低相位噪聲曲線在環(huán)路濾波器截止頻率之后占主導(dǎo)地位。

PLL2(高頻PLL)：則負(fù)責(zé)生成高頻相位對(duì)齊的輸出。它內(nèi)部集成了一個(gè)高速壓控振蕩器(VCO)，中心頻率可達(dá)數(shù)GHz，并配備部分嵌入式三階環(huán)路濾波器，其環(huán)路帶寬通常在幾百kHz左右。PLL2利用PLL1提供的低相位噪聲時(shí)鐘信號(hào)作為參考，進(jìn)一步生成高頻、相位對(duì)齊的輸出。這種高頻輸出不僅滿足了現(xiàn)代電子系統(tǒng)對(duì)時(shí)鐘頻率的需求，還保持了低相位噪聲的特性，確保了系統(tǒng)的高性能運(yùn)行。

雙環(huán)路時(shí)鐘發(fā)生器的優(yōu)勢(shì)

清除抖動(dòng)：?jiǎn)蝹€(gè)高頻PLL雖然能解決頻率轉(zhuǎn)換問(wèn)題，但很難創(chuàng)建一個(gè)環(huán)路帶寬足夠低的PLL來(lái)濾除噪聲基準(zhǔn)電壓源的影響。而雙環(huán)路結(jié)構(gòu)通過(guò)PLL1的窄帶寬設(shè)計(jì)，有效衰減了參考輸入的相位噪聲，顯著減少了輸出時(shí)鐘的抖動(dòng)。這種設(shè)計(jì)使得整個(gè)系統(tǒng)的時(shí)鐘信號(hào)更加穩(wěn)定可靠。

提供高頻輸出：在清除抖動(dòng)的基礎(chǔ)上，PLL2利用高速VCO生成高頻、相位對(duì)齊的輸出。這種高頻輸出不僅滿足了現(xiàn)代電子系統(tǒng)對(duì)時(shí)鐘頻率的需求，還保持了低相位噪聲的特性，確保了系統(tǒng)的高性能運(yùn)行。通過(guò)優(yōu)化PLL的環(huán)路帶寬和VCO/VCXO的相位噪聲曲線，雙環(huán)路時(shí)鐘發(fā)生器實(shí)現(xiàn)了整體輸出的低相位噪聲。

簡(jiǎn)化系統(tǒng)設(shè)計(jì)：一些現(xiàn)代雙環(huán)模擬PLL集成在單個(gè)芯片上，使設(shè)計(jì)人員能夠減少低頻參考抖動(dòng)，同時(shí)提供高頻、低相位噪聲輸出。這不僅節(jié)省了寶貴的PCB面積，還允許從單個(gè)相位對(duì)齊源對(duì)多個(gè)需要不同頻率的器件進(jìn)行時(shí)鐘，從而簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，提高了系統(tǒng)的整體性能。

實(shí)際應(yīng)用與性能驗(yàn)證

以AD9523、AD9523-1和AD9524等時(shí)鐘發(fā)生器為例，這些器件均采用了雙環(huán)路結(jié)構(gòu)。在AD9523-1中，PLL1使用外部低頻VCXO和部分嵌入式三階環(huán)路濾波器，構(gòu)成了一個(gè)環(huán)路帶寬在30 Hz至100 Hz范圍內(nèi)的PLL。而PLL2則采用以3 GHz為中心的內(nèi)部高速VCO和部分嵌入式三階環(huán)路濾波器，生成高頻、相位對(duì)齊的輸出。

通過(guò)ADIsimCLK仿真工具進(jìn)行驗(yàn)證，結(jié)果顯示，PLL1的輸出相位噪聲遠(yuǎn)低于原始參考輸入相位噪聲，且其環(huán)路帶寬顯著衰減了基準(zhǔn)電壓源的相位噪聲。在高頻段，PLL2的內(nèi)部VCO相位噪聲成為主導(dǎo)因素，但在一定范圍內(nèi)(如5 kHz偏移頻率后)，其影響有限。因此，雙環(huán)路時(shí)鐘發(fā)生器能夠在寬頻帶內(nèi)提供穩(wěn)定、低相位噪聲的時(shí)鐘信號(hào)。

結(jié)論

雙環(huán)路時(shí)鐘發(fā)生器以其獨(dú)特的結(jié)構(gòu)和卓越的性能，在現(xiàn)代電子系統(tǒng)中發(fā)揮著越來(lái)越重要的作用。通過(guò)結(jié)合低頻和高頻PLL的優(yōu)勢(shì)，雙環(huán)路時(shí)鐘發(fā)生器不僅能夠有效清除抖動(dòng)，還能提供多個(gè)高頻、低相位噪聲的輸出。這種設(shè)計(jì)不僅滿足了現(xiàn)代電子系統(tǒng)對(duì)時(shí)鐘信號(hào)的高要求，還簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，提高了系統(tǒng)的整體性能。隨著技術(shù)的不斷進(jìn)步和應(yīng)用領(lǐng)域的不斷拓展，雙環(huán)路時(shí)鐘發(fā)生器的應(yīng)用前景將更加廣闊。