解析多層 PCB 設(shè)計(jì)的 EMI 解決方案

隨著電子系統(tǒng)的復(fù)雜度越來(lái)越高，EMC問(wèn)題也越來(lái)越多。為了使自己的產(chǎn)品能達(dá)到相關(guān)國(guó)際標(biāo)準(zhǔn)，設(shè)計(jì)人員不得不往返于辦公室和EMC實(shí)驗(yàn)室，反復(fù)地測(cè)試、修改設(shè)計(jì)、再測(cè)試。這樣既浪費(fèi)了人力，物力，也拖延了產(chǎn)品的上市時(shí)間，給企業(yè)帶來(lái)不可估量的損失。于是，如何在產(chǎn)品設(shè)計(jì)的階段就及時(shí)發(fā)現(xiàn)EMI問(wèn)題變得重要。

PCB布局、布線(xiàn)以及電源層的處理對(duì)整個(gè)電路板的EMI問(wèn)題有著非常重要的影響。本文將通過(guò)實(shí)例分析討論如何利用EMIStream來(lái)解決板級(jí)EMI問(wèn)題。隨著電子系統(tǒng)的復(fù)雜度越來(lái)越高，EMI問(wèn)題也越來(lái)越多。為了使自己的產(chǎn)品能達(dá)到相關(guān)國(guó)際標(biāo)準(zhǔn)，設(shè)計(jì)人員不得不往返于辦公室和EMC實(shí)驗(yàn)室，反復(fù)地測(cè)試、修改設(shè)計(jì)、再測(cè)試。這樣既浪費(fèi)了人力，物力，也拖延了產(chǎn)品的上市時(shí)間，給企業(yè)帶來(lái)不可估量的損失。于是，如何在產(chǎn)品設(shè)計(jì)的階段就及時(shí)發(fā)現(xiàn)EMI問(wèn)題變得重要。PCB布局、布線(xiàn)以及電源層的處理對(duì)整個(gè)電路板的EMI問(wèn)題有著非常重要的影響。本文將通過(guò)實(shí)例分析討論如何利用EMIStream來(lái)解決板級(jí)EMI問(wèn)題。

電磁干擾(EMI)分為傳導(dǎo)干擾和輻射干擾兩種。傳導(dǎo)干擾主要是電子設(shè)備產(chǎn)生的干擾信號(hào)，通過(guò)導(dǎo)電介質(zhì)或公共電源線(xiàn)互相干擾。輻射干擾是指電子設(shè)備產(chǎn)生的干擾信號(hào)，通過(guò)空間耦合傳給另一個(gè)電路網(wǎng)絡(luò)或電子設(shè)備，

在PCB電路板中，電磁能的存在有兩種形式，即差模EMI和共模EMI。當(dāng)器件輸出的電流流入一個(gè)負(fù)載時(shí)，就會(huì)產(chǎn)生差模EMI。當(dāng)電流流經(jīng)多個(gè)導(dǎo)電平面，如PCB上的導(dǎo)線(xiàn)組或電纜，就會(huì)產(chǎn)生共模EMI。

解決電磁干擾問(wèn)題的方法有很多。 現(xiàn)代EMI抑制方法包括：采用EMI抑制涂層、選擇合適的EMI抑制備件、EMI仿真設(shè)計(jì)等。本文從基本PCB布局出發(fā)，探討PCB疊層在EMI輻射控制中的作用和設(shè)計(jì)技術(shù)。

印刷電路板電源母線(xiàn)

在IC引腳附近放置合理的電容可以使IC輸出電壓快速跳變。 然而，這并不是問(wèn)題的結(jié)束。 由于電容器的頻率響應(yīng)有限，電容器不可能在全頻段內(nèi)產(chǎn)生干凈地驅(qū)動(dòng)IC輸出所需的諧波功率。 另外，電源匯流處形成的瞬態(tài)電壓在去耦路徑中的電感兩端產(chǎn)生壓降，是主要的共模EMI干擾源。 我們應(yīng)該如何解決這些問(wèn)題呢?

解決電磁干擾問(wèn)題的方法有很多。 現(xiàn)代EMI抑制方法包括：采用EMI抑制涂層、選擇合適的EMI抑制備件、EMI仿真設(shè)計(jì)等。本文從基本PCB布局出發(fā)，探討PCB疊層在EMI輻射控制中的作用和設(shè)計(jì)技術(shù)。

電源母排

在IC引腳附近放置合理的電容可以使IC輸出電壓快速跳變。 然而，這并不是問(wèn)題的結(jié)束。 由于電容器的頻率響應(yīng)有限，電容器不可能在全頻段內(nèi)產(chǎn)生干凈地驅(qū)動(dòng)IC輸出所需的諧波功率。 另外，電源匯流處形成的瞬態(tài)電壓在去耦路徑中的電感兩端產(chǎn)生壓降，是主要的共模EMI干擾源。 我們應(yīng)該如何解決這些問(wèn)題呢?

對(duì)于我們印刷電路板上的集成電路來(lái)說(shuō)，集成電路周?chē)碾娫磳涌梢钥醋魇且粋€(gè)很好的高頻電容器，它可以收集分立電容器泄漏的部分能量。 這些電容器提供高頻能量以實(shí)現(xiàn)清潔輸出。 另外，好的電源層電感小，電感合成的瞬態(tài)信號(hào)小，從而減少共模電磁干擾。

當(dāng)然，印刷電路板的電源層與IC電源引腳之間的連接必須盡可能短，因?yàn)閿?shù)字信號(hào)上升的速度越來(lái)越快。 最好直接去IC電源引腳所在的焊盤(pán)，這個(gè)會(huì)單獨(dú)討論。

為了控制共模EMI，電源層必須是一對(duì)設(shè)計(jì)良好的電源層，以幫助去耦并具有足夠低的電感。 有人可能會(huì)問(wèn)，這有多好? 該問(wèn)題的答案取決于電源層、層間數(shù)據(jù)和工作頻率(即 IC 上升時(shí)間的函數(shù))。 一般電源層間距為6mil，3明治就是FR4數(shù)據(jù)。 電源層的等效電容約為每平方英寸75pF。 顯然，層間距越小，電容越大。

上升時(shí)間在100～300 ps之間的器件并不多，但按照目前集成電路的發(fā)展速度，上升時(shí)間在100～300 ps之間的器件將占很大比例。 對(duì)于上升時(shí)間為 100 至 300 PS 的電路，3 3mil 的層間距不再適合大多數(shù)應(yīng)用。 當(dāng)時(shí)需要采用層間距小于1mil的層技術(shù)，并用高介電常數(shù)數(shù)據(jù)替代FR4介質(zhì)材料。 如今，陶瓷和陶瓷塑料可以滿(mǎn)足 100 至 300 PS 上升時(shí)間電路的設(shè)計(jì)要求。

盡管未來(lái)可能會(huì)引入新材料和方法，但對(duì)于當(dāng)今常見(jiàn)的 1 至 3 ns 上升時(shí)間電路、3 至 6 mil 層間距和 FR4 介電數(shù)據(jù)而言，共模 EMI 可能非常低，這些數(shù)據(jù)通常足以處理高 消除諧波并將瞬態(tài)信號(hào)保持在足夠低的水平。 本文給出的 PCB 堆疊設(shè)計(jì)示例假設(shè)層間距為 3 至 6 mil。

PCB電磁罩

從信號(hào)走線(xiàn)的角度來(lái)看，一個(gè)好的分層策略應(yīng)該是將所有信號(hào)走線(xiàn)放置在靠近電源層或接地層的一層或多層上。 對(duì)于電源來(lái)說(shuō)，一個(gè)好的分層策略應(yīng)該是電源層與接地層相鄰，并且電源層與接地層之間的距離盡可能小。 這就是我們所說(shuō)的“分層”策略。

印刷電路板

PCBA

PCB堆疊

哪些堆疊策略可以幫助屏蔽和抑制 EMI? 下面的分層疊加方案假設(shè)功率電流在單層上流動(dòng)，并且單個(gè)電壓或多個(gè)電壓分布在同一層的不同部分。 稍后將討論多個(gè)電源層的情況。

4層印刷電路板

4層的設(shè)計(jì)存在幾個(gè)潛在的問(wèn)題。 首先，即使信號(hào)層在外面，電源層和地平面在里面，電源層和地平面之間的間隙也太大。

如果成本要求是第一位的，可以考慮以下兩種方法來(lái)替代傳統(tǒng)的4層板。 兩者都可以提高 EMI 抑制效率，但前提是電路板上的元件密度足夠低，并且元件周?chē)凶銐虻膮^(qū)域來(lái)放置所需的覆銅電源。

第一種是優(yōu)選的方案，其中印刷電路板的外層是一層，中間層是信號(hào)/電源層。 信號(hào)層電源采用寬線(xiàn)連接，使得電源電流的路徑阻抗較低，信號(hào)微帶線(xiàn)的路徑阻抗也較低。 從 EMI 控制的角度來(lái)看，這是現(xiàn)有的最佳四層 PCB 結(jié)構(gòu)。 第二種方案使用外層和中間層來(lái)遍歷信號(hào)。 與傳統(tǒng)4層板相比，改善較小，層間阻抗與傳統(tǒng)4層板一樣差。

如果要控制線(xiàn)路阻抗，上述堆疊方案將小心地將線(xiàn)路放置在電源和接地銅島下方。 另外，電源或地層上的銅島應(yīng)盡可能緊密地互連，以保證直流和低頻連接。

6層印刷電路板

如果4層面板上的元件密度較高，最好使用6層面板。 但6層面板設(shè)計(jì)中的一些堆疊方案并沒(méi)有很好地覆蓋電磁場(chǎng)，對(duì)于降低電源總線(xiàn)的瞬態(tài)信號(hào)效果甚微。 下面討論兩個(gè)例子。

在第一個(gè)示例中，電源和地分別放置在第二層和第五層。 由于電源的覆銅阻抗較高，這對(duì)于共模EMI輻射的控制非常不利。 不過(guò)，從信號(hào)阻抗控制的角度來(lái)看，這種方法是非常正確的。

在第二個(gè)示例中，電源和地分別放置在第三層和第四層。 該設(shè)計(jì)解決了電源覆銅阻抗問(wèn)題。 由于第一層和第六層的電磁掩模效果較差，因此增加了差模EMI。 如果外層兩層信號(hào)線(xiàn)數(shù)量最少，則線(xiàn)路長(zhǎng)度很短(小于信號(hào)最大諧波波長(zhǎng)的1/20)。 該設(shè)計(jì)解決了差模電磁干擾問(wèn)題。 通過(guò)在外部非元件和非布線(xiàn)區(qū)域敷銅并將覆銅區(qū)域接地(每二十個(gè)波長(zhǎng)一次)可以很好地抑制差模EMI。 如前所述，敷銅區(qū)域應(yīng)與內(nèi)部接地層的多個(gè)點(diǎn)相關(guān)聯(lián)。

一般的高性能6層設(shè)計(jì)通常將第一層和第六層鋪設(shè)到地層中，第三層和第四層通電和接地。 電源層與相鄰層之間有兩層中央雙微帶信號(hào)線(xiàn)，EMI抑制效果好。 這種設(shè)計(jì)的缺點(diǎn)是線(xiàn)路層只有兩層。 前面提到，如果外層較短，無(wú)線(xiàn)區(qū)域敷銅，則采用傳統(tǒng)的6。 層也可以實(shí)現(xiàn)同樣的堆疊。

另6層布局為信號(hào)、接地、信號(hào)、電源、接地、信號(hào)，可實(shí)現(xiàn)高級(jí)信號(hào)完整性設(shè)計(jì)所需的環(huán)境。 信號(hào)層與接地層相鄰，電源層與界面層配對(duì)。 顯然，其缺點(diǎn)是各層堆疊不均勻。

這通常會(huì)導(dǎo)致加工和制造中出現(xiàn)問(wèn)題。 解決方案是用銅填充第 3 層中的所有空白區(qū)域。 如果第3層的銅密度接近電源層或地平面，則可以寬松地視為具有平衡結(jié)構(gòu)的電路板。 填銅區(qū)域必須連接至電源或接地。 連接孔之間的距離仍然是波長(zhǎng)的1/20，并不總是在任何地方連接。 連接，但最好是連接。

10層印刷電路板

由于層間絕緣隔離層非常薄，且電路板的第10層或第12層與各層之間的阻抗非常低，只要各層和堆疊沒(méi)有故障，就可以期望良好的信號(hào)完整性。