當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]GPIO的功能,簡(jiǎn)單說(shuō)就是可以根據(jù)自己的需要去配置為輸入或輸出。但是在配置GPIO管腳的時(shí)候,常會(huì)見(jiàn)到兩種模式:開(kāi)漏(open-drain,漏極開(kāi)路)和推挽(push-pull)。

GPIO的功能,簡(jiǎn)單說(shuō)就是可以根據(jù)自己的需要去配置為輸入或輸出。但是在配置GPIO管腳的時(shí)候,常會(huì)見(jiàn)到兩種模式:開(kāi)漏(open-drain,漏極開(kāi)路)和推挽(push-pull)。

Push-Pull推挽輸出

輸出的器件是指輸出腳內(nèi)部集成有一對(duì)互補(bǔ)的MOSFET,當(dāng)Q1導(dǎo)通、Q2截止時(shí)輸出高電平;而當(dāng)Q1截止導(dǎo)通、Q2導(dǎo)通時(shí)輸出低電平。

Push-pull輸出,實(shí)際上內(nèi)部是用了兩個(gè)晶體管(transistor),此處分別稱為top transistor和bottom transistor。通過(guò)開(kāi)關(guān)對(duì)應(yīng)的晶體管,輸出對(duì)應(yīng)的電平。top transistor打開(kāi)(bottom transistor關(guān)閉),輸出為高電平;bottom transistor打開(kāi)(top transistor關(guān)閉),輸出低電平。Push-pull即能夠漏電流(sink current),又可以集電流(source current)。其也許有,也許沒(méi)有另外一個(gè)狀態(tài):高阻抗(high impedance)狀態(tài)。除非Push-pull需要支持額外的高阻抗?fàn)顟B(tài),否則不需要額外的上拉電阻。

Open-Drain開(kāi)漏輸出

開(kāi)漏電路就是指以MOSFET的漏極為輸出的電路。指內(nèi)部輸出和地之間有個(gè)N溝道的MOSFET(Q1),這些器件可以用于電平轉(zhuǎn)換的應(yīng)用。輸出電壓由Vcc'決定。Vcc'可以大于輸入高電平電壓VCC(up-translate)也可以低于輸入高電平電壓VCC(down-translate)。

Open-drain輸出,則是比push-pull少了個(gè)top transistor,只有那個(gè)bottom transistor。(就像push-pull中的那樣)當(dāng)bottom transistor關(guān)閉,則輸出為高電平。此處沒(méi)法輸出高電平,想要輸出高電平,必須外部再接一個(gè)上拉電阻(pull-up resistor)。Open-drain只能夠漏電流(sink current),如果想要集電流(source current),則需要加一個(gè)上拉電阻。

老外的理解

常見(jiàn)的GPIO的模式可以配置為open-drain或push-pull,具體實(shí)現(xiàn)上,常為通過(guò)配置對(duì)應(yīng)的寄存器的某些位來(lái)配置為open-drain或是push-pull。當(dāng)我們通過(guò)CPU去設(shè)置那些GPIO的配置寄存器的某位(bit)的時(shí)候,其GPIO硬件IC內(nèi)部的實(shí)現(xiàn)是,會(huì)去打開(kāi)或關(guān)閉對(duì)應(yīng)的top transistor。相應(yīng)地,如果設(shè)置為了open-d模式的話,是需要上拉電阻才能實(shí)現(xiàn),也能夠輸出高電平的。因此,如果硬件內(nèi)部(internal)本身包含了對(duì)應(yīng)的上拉電阻的話,此時(shí)會(huì)去關(guān)閉或打開(kāi)對(duì)應(yīng)的上拉電阻。如果GPIO硬件IC內(nèi)部沒(méi)有對(duì)應(yīng)的上拉電阻的話,那么你的硬件電路中,必須自己提供對(duì)應(yīng)的外部(external)的上拉電阻。而push-pull輸出的優(yōu)勢(shì)是速度快,因?yàn)榫€路(line)是以兩種方式驅(qū)動(dòng)的。而帶了上拉電阻的線路,即使以最快的速度去提升電壓,最快也要一個(gè)常量的R×C的時(shí)間。其中R是電阻,C是寄生電容(parasitic capacitance),包括了pin腳的電容和板子的電容。但是,push-pull相對(duì)的缺點(diǎn)是往往需要消耗更多的電流,即功耗相對(duì)大。而open-drain所消耗的電流相對(duì)較小,由電阻R所限制,而R不能太小,因?yàn)楫?dāng)輸出為低電平的時(shí)候,需要sink更低的transistor,這意味著更高的功耗。(此段原文:because the lower transistor has to sink that current when the output is low; that means higher power consumption.)而open-drain的好處之一是,允許你cshort(?)多個(gè)open-drain的電路,公用一個(gè)上拉電阻,此種做法稱為wired-OR連接,此時(shí)可以通過(guò)拉低任何一個(gè)IO的pin腳使得輸出為低電平。為了輸出高電平,則所有的都輸出高電平。此種邏輯,就是“線與”的功能,可以不需要額外的門(mén)(gate)電路來(lái)實(shí)現(xiàn)此部分邏輯。

圖表 4 open-drain“線與”功能


Open-Drain開(kāi)漏輸出和Push-Pull推挽輸出的優(yōu)勢(shì)


Open-Drain開(kāi)漏輸出和Push-Pull推挽輸出的優(yōu)勢(shì)

優(yōu)點(diǎn)

Push-Pull推挽輸出

(1)可以吸電流,也可以貫電流;

(2)和開(kāi)漏輸出相比,push-pull的高低電平由IC的電源低定,不能簡(jiǎn)單的做邏輯操作等。

Open-Drain開(kāi)漏輸出

(1)對(duì)于各種電壓節(jié)點(diǎn)間的電平轉(zhuǎn)換非常有用,可以用于各種電壓節(jié)點(diǎn)的Up-translate和down-translate轉(zhuǎn)換

(2)可以將多個(gè)開(kāi)漏輸出的Pin腳,連接到一條線上,形成“與邏輯”關(guān)系,即“線與”功能,任意一個(gè)變低后,開(kāi)漏線上的邏輯就為0了。這也是I2C,SMBus等總線判斷總線占用狀態(tài)的原理。

(3)利用 外部電路的驅(qū)動(dòng)能力,減少I(mǎi)C內(nèi)部的驅(qū)動(dòng)。當(dāng)IC內(nèi)部MOSFET導(dǎo)通時(shí),驅(qū)動(dòng)電流是從外部的VCC流經(jīng)R pull-up ,MOSFET到GND。IC內(nèi)部?jī)H需很下的柵極驅(qū)動(dòng)電流。

(4)可以利用改變上拉電源的電壓,改變傳輸電平:圖表 5 open-drain輸出電平的原理,IC的邏輯電平由電源Vcc1決定,而輸出高電平則由Vcc2決定。這樣我們就可以用低電平邏輯控制輸出高電平邏輯了。


Open-Drain開(kāi)漏輸出和Push-Pull推挽輸出的優(yōu)勢(shì)

缺點(diǎn)

Push-Pull推挽輸出

一條總線上只能有一個(gè)push-pull輸出的器件;

在CMOS電路里面應(yīng)該叫CMOS輸出更合適,因?yàn)樵贑MOS里面的push-pull輸出能力不可能做得雙極那么大。輸出能力看IC內(nèi)部輸出極N管P管的面積。push-pull是現(xiàn)在CMOS電路里面用得最多的輸出級(jí)設(shè)計(jì)方式

Open-Drain開(kāi)漏輸出

開(kāi)漏Pin不連接外部的上拉電阻,則只能輸出低電平。當(dāng)輸出電平為低時(shí),N溝道三極管是導(dǎo)通的,這樣在Vcc'和GND之間有一個(gè)持續(xù)的電流流過(guò)上拉電阻R和三極管Q1。這會(huì)影響整個(gè)系統(tǒng)的功耗。采用較大值的上拉電阻可以減小電流。但是,但是大的阻值會(huì)使輸出信號(hào)的上升時(shí)間變慢。即上拉電阻R pull-up的阻值 決定了邏輯電平轉(zhuǎn)換的沿的速度。阻值越大,速度越低功耗越小。反之亦然。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車(chē)的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車(chē)技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車(chē)工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車(chē)。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車(chē) 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉