發(fā)射機(jī)在詢問脈沖的調(diào)制下，產(chǎn)生1 030 MHz的射頻脈沖，經(jīng)三端環(huán)形器送到天線。天線在同步脈沖的控制下，將P1，P3進(jìn)入和通道，P2進(jìn)入差通道。接收機(jī)在將1 090 MHz的射頻應(yīng)答信號(hào)轉(zhuǎn)換成視頻信號(hào)，送至終端裝置進(jìn)行處理。
1．2 編碼器同步信號(hào)S0產(chǎn)生原理
[!--empirenews.page--]
式中：Rlmax為最大詢問距離；λI為詢問射頻波長；GI為詢問天線增益；GR為應(yīng)答天線增益；Prmin為應(yīng)答器接收機(jī)靈敏度；Pr為地面發(fā)射機(jī)的發(fā)射功率；LI為三端環(huán)形器和饋線系統(tǒng)損耗；LR為應(yīng)答器饋線增益。
詢問周期對(duì)應(yīng)S0同步信號(hào)周期。結(jié)合實(shí)際工程的參數(shù)，按照上面公式計(jì)算出詢問時(shí)間每1μs對(duì)應(yīng)的詢問距離為150 m的比例。由人工航線監(jiān)視的二次雷達(dá)的作用距離為450 km時(shí)，對(duì)應(yīng)詢問周期為3．5 ms；為370 km左右時(shí)，對(duì)應(yīng)詢問周期為2．5 ms。機(jī)場終端區(qū)域Ⅲ監(jiān)視用的作用距離為140 km時(shí)，對(duì)應(yīng)詢問周期為0．000 9 ms。
1．3 編碼器系統(tǒng)結(jié)構(gòu)
圖2所示為編碼器信號(hào)處理框圖。它采用雷達(dá)顯控界面、微處理器和FPGA芯片相結(jié)合的信號(hào)處理系統(tǒng)。對(duì)于編碼器的設(shè)計(jì)主要實(shí)現(xiàn)上述三個(gè)功能(見1．1小節(jié))，采用IPcore技術(shù)提取界面下傳數(shù)據(jù)采集和微處理器命令，采用分頻電路產(chǎn)生各模塊所需的時(shí)鐘，依據(jù)詢問命令產(chǎn)生同步編碼信號(hào)S0。由此編碼產(chǎn)生常規(guī)模式及其交替模式，S模式的詢問信號(hào)?？捎脭?shù)字示波器進(jìn)行實(shí)時(shí)測量；射頻組件可對(duì)編碼信號(hào)進(jìn)行測試并產(chǎn)生線性檢波信號(hào)，經(jīng)A／D轉(zhuǎn)換后，送入 IPcore采集數(shù)字信號(hào)，并上傳至界面定性顯示波形。 2 編碼器的詢問信號(hào)格式
2．1 常規(guī)模式
按照國際民航組織的規(guī)定有六種常規(guī)詢問模式，分別稱為1，2，3／A，B，C，D模式，各種模式的P1與P2，P1與P3之間的時(shí)間關(guān)系如表1所示。
其中，1，2兩種模式專用于軍用識(shí)別詢問；3／A模式用于軍用和民用識(shí)別詢問；C模式用于高度詢問；D模式作為備用詢問模式，其詢問內(nèi)容目前還在商議之中。這些詢問模式，由間隔不同的脈沖對(duì)組成，其時(shí)間關(guān)系如表1所示。其中，第一個(gè)脈沖稱為P1；第二個(gè)脈沖稱為P2；第三個(gè)脈沖稱為P3。脈沖P1， P2，P3格式為脈寬(O．8±O．1)μs，上升沿在1～5 μs之間，延遲在0．2～5μs之間。脈沖P1和P3都是通過詢問通道傳輸?shù)?，它們之間允許不同的時(shí)間間隔。
2．2 S模式詢問信號(hào)格式
圖3表示S模式詢問格式。前兩個(gè)脈沖P1和P2的脈寬為0．8μs，間隔為2．0μs。在P2脈沖后是一個(gè)長脈沖P6，它的持續(xù)期為其脈寬，取16． 25μs或者30．25μs，其中有許多相位為反轉(zhuǎn)脈沖，用其攜帶發(fā)射數(shù)據(jù)。P6的最后24位為飛機(jī)地址，是通過全呼詢問獲得的。其中，第一個(gè)反相位于脈沖前沿后1．25μs，即P5為“同步相位反轉(zhuǎn)”信號(hào)，提供給S模式應(yīng)答器作為始終同步，從而對(duì)后續(xù)的數(shù)據(jù)進(jìn)行對(duì)應(yīng)解碼；同步相位反轉(zhuǎn)脈沖也用作應(yīng)答信號(hào)發(fā)射的時(shí)鐘參考。詢問機(jī)通過計(jì)算同步相位反轉(zhuǎn)脈沖的發(fā)射與接收到的第一個(gè)應(yīng)答脈沖之間的時(shí)間間隔來測量飛機(jī)的距離。數(shù)據(jù)通過DPSK信號(hào)來發(fā)射反相位置的間隔為0．25μs，從而產(chǎn)生4 MHz的數(shù)據(jù)比特率。根據(jù)要求，整個(gè)發(fā)射數(shù)據(jù)的比特為56 b或者112 b。 2．3 S模式奇偶與地址
S模式P6數(shù)據(jù)位的最后奇偶24 b信息通過改進(jìn)的循環(huán)冗余(CRC)編碼來計(jì)算，其多項(xiàng)式如下：
奇偶性在發(fā)射端計(jì)算，并與24個(gè)比特位飛機(jī)地址加入到信息中。在接收端，奇偶性再次被計(jì)算，并與信號(hào)中的奇偶和地址信息做比較，這樣可以確定信息是否發(fā)送無誤。多項(xiàng)式G(x)有助于錯(cuò)誤探測和糾正，可以利用移位寄存器來實(shí)現(xiàn)，其電路如圖4所示。前32個(gè)比特位(或長S模式的88個(gè)比特位)無修改地發(fā)送，但在其發(fā)送時(shí)，會(huì)在移位寄存器反饋端乘以G(x)。對(duì)于最后循環(huán)反饋端探測信息的最后24 b會(huì)被斷開，并由24 b地址比特位代替。其結(jié)果就是信息的最后24 b包含了24 b的奇偶區(qū)域，并與飛機(jī)地址相加再乘以G(x)。 [!--empirenews.page--]
3 編碼器設(shè)計(jì)流程
編碼器的FPGA設(shè)計(jì)流程圖如圖5所示。首先提取雷達(dá)控制界面的控制命令，判斷出詢問模式和詢問方式(詢問交替方式)。結(jié)合S0產(chǎn)生原理和雷達(dá)詢問距離理論，用計(jì)數(shù)分頻編碼產(chǎn)生S0同步信號(hào)。
若是常規(guī)模式，在S0同步信號(hào)沿觸發(fā)下，按照軟件控制界面不同的控制命令，分別編碼產(chǎn)生周期性的6種單模式(見表1)詢問信號(hào)；并且產(chǎn)生對(duì)應(yīng)的周期性提取信號(hào)，結(jié)合交替模式產(chǎn)生相應(yīng)的編碼信號(hào)。
若是S模式詢問，設(shè)計(jì)流程是：首先產(chǎn)生S模式的前導(dǎo)脈沖P1，P2和數(shù)據(jù)位同步信號(hào)P5，然后判斷是短S模式(P5數(shù)據(jù)位56 b)，還是長S模式(P6數(shù)據(jù)位112 b)，再調(diào)用XCV600E內(nèi)部的雙口RAM IPcore模塊進(jìn)行數(shù)據(jù)采集，對(duì)s模式最后24 b的飛機(jī)地址數(shù)據(jù)位進(jìn)行奇偶地址校驗(yàn)編碼，校驗(yàn)規(guī)則如圖4所示。之后再對(duì)校驗(yàn)結(jié)果進(jìn)行DPSK調(diào)制編碼，然后按照S模式的信號(hào)格式，在數(shù)據(jù)同步位信號(hào)P5 (見圖3)控制下，產(chǎn)生S模式詢問信號(hào)。
4 詢問信號(hào)的仿真波形
4．1 常規(guī)模式1：1：1交替詢問信號(hào)的仿真波形
首先是同步觸發(fā)信號(hào)S0的產(chǎn)生，由雷達(dá)顯控界面人工操作改變，對(duì)應(yīng)二次雷達(dá)監(jiān)視的范圍不同而具有不同的周期。一般S0的周期有2．5 ms，3．5 ms，0．000 9 ms 。
當(dāng)S0的周期為3．5 ms時(shí)，其仿真結(jié)果如圖6所示。XCV600E的FPGA時(shí)鐘為40 MHz，產(chǎn)生周期性的S0信號(hào)。采用計(jì)數(shù)4倍、8倍、1O倍分頻產(chǎn)生各模塊所需的時(shí)鐘。如果改變S0的周期，可用類似的方法產(chǎn)生；其次是三三交替詢問模式的產(chǎn)生。如圖6所示，在詢問控制界面中，任選6種常規(guī)模式中的3種。在同步編碼信號(hào)S0的上升沿進(jìn)行觸發(fā)，在第一個(gè)S0周期內(nèi)產(chǎn)生詢問模式mode_1，第二個(gè)S0周期內(nèi)產(chǎn)生詢問模式mode_2，第三個(gè)S0周期內(nèi)產(chǎn)生詢問模式mode_3 A，第四個(gè)S0周期內(nèi)產(chǎn)生詢問模式mode_1。按此規(guī)律周期性的產(chǎn)生即為三三交替詢問模式。其中，S1_revert，S2_revert， S3_revert是循環(huán)狀態(tài)機(jī)產(chǎn)生的周期性提取信號(hào)，分別周期性提取mode 1，mode 2，mode 3 A的編碼信號(hào)，其他單模式的編碼產(chǎn)生方式類似。
4．2 S模式CRC校驗(yàn)編碼和譯碼仿真波形
依據(jù)S模式詢問機(jī)編碼器的P5位奇偶地址校驗(yàn)的多項(xiàng)式電路規(guī)則(見圖4)，應(yīng)用Matlab軟件建立24個(gè)D觸發(fā)器組成的移位寄存器進(jìn)行仿真。如圖7所示，仿真結(jié)果中以P5。為56 b為例，data為原始的P6數(shù)據(jù)信號(hào)，data為 “11111111101101010011010100100000011011111101001100001000”序列。其中，最后24 b表示飛機(jī)地址(初次獲得飛機(jī)地址是由“全呼詢問”獲得該校驗(yàn)是“點(diǎn)名詢問”方式)；encode為校驗(yàn)輸出，其序列為 “11111111101101010011010100100000000101101010000100110000”；然后把encode作為輸入按照應(yīng)答器解碼電路進(jìn)行譯碼，譯碼結(jié)果為decode。由此發(fā)現(xiàn)譯碼結(jié)果與原始輸入數(shù)據(jù)相同，保證了校驗(yàn)編碼設(shè)計(jì)的正確性。
5 結(jié) 語
利用FPGA的高速運(yùn)算能力和IPcore技術(shù)設(shè)計(jì)高性能的二次雷達(dá)地面詢問編碼器，不但在數(shù)據(jù)采集、信號(hào)編碼時(shí)具有自適應(yīng)性和可控性，而且解決了雷達(dá)信號(hào)的實(shí)時(shí)性問題，完成了多種復(fù)雜信號(hào)處理的單片F(xiàn)P-GA集成，有效地解決了小電路板尺寸與大存儲(chǔ)空間的矛盾，從而提高了系統(tǒng)的集成性，進(jìn)一步節(jié)約了資源。同時(shí)利用“軟件顯控界面+FPGA+MCU”結(jié)合的架構(gòu)技術(shù)使之更容易成為微型系統(tǒng)。
| 
下載文檔
