在 RF 接收器中，通過基準(zhǔn)時(shí)鐘緩沖和分配引入的時(shí)鐘抖動(dòng)可能限制可實(shí)現(xiàn)的系統(tǒng)性能。為了獲得寬松的前端濾波器要求而采用相對較高的中頻 (IF) 時(shí)，對低抖動(dòng)的要求會(huì)進(jìn)一步提高。本文詳細(xì)探討了 325MHz IF 采樣系統(tǒng)的設(shè)計(jì)，并提出了將正弦波基準(zhǔn)信號(hào)轉(zhuǎn)換為一對差分 LVPECL 時(shí)鐘的時(shí)鐘緩沖器和分配器，該時(shí)鐘緩沖器和分配器適用于驅(qū)動(dòng)高速 ADC，而且驅(qū)動(dòng)高速 ADC 時(shí)，最大限度地減小了所引入的抖動(dòng)。

系統(tǒng)描述

在 IF 采樣 (或欠采樣) 系統(tǒng)中，ADC 完成 RF 接收器中最后一級下變頻。IF 越高，RF 前端的鏡頻抑制濾波器的陡度就越小，這有助于減小濾波器的成本、尺寸和插入損耗，并進(jìn)一步減少對放大的需求，這反過來會(huì)導(dǎo)致更低的成本和功耗。圖 1 所示為一個(gè)典型和采用 IF 采樣的 RF 接收器鏈路。

圖 1：典型單 IF 級 RF 接收器方塊圖

設(shè)計(jì)接收器時(shí)，采用相對較高 IF的缺點(diǎn)是，在對較高頻率的模擬輸入信號(hào)采樣時(shí)，系統(tǒng)性能規(guī)格更容易受到 ADC 性能降低的影響。例如，在輸入頻率較高時(shí)，ADC 的無寄生動(dòng)態(tài)范圍 (SFDR) 變差了。更重要的是，在對更快速的輸入采樣時(shí)，ADC 的孔徑抖動(dòng)和時(shí)鐘抖動(dòng)相結(jié)合，限定了可實(shí)現(xiàn)的信噪比 (SNR)。

時(shí)鐘抖動(dòng)的影響可以通過比較由于時(shí)鐘抖動(dòng)所引起的電壓誤差值、同時(shí)采用相同的 ADC 和時(shí)鐘對兩個(gè)擺動(dòng)信號(hào) (其中一個(gè)信號(hào)的斜率高于另一個(gè)信號(hào)) 進(jìn)行采樣來演示。該時(shí)鐘具有相同的時(shí)間抖動(dòng)量 (tJ 的單位為 s-RMS)，并按圖 2 所示對兩個(gè)信號(hào)實(shí)施采樣。對于移動(dòng)速度較快的信號(hào)，因時(shí)鐘抖動(dòng)而引起的不確定性確實(shí)較高，因此，當(dāng)模擬輸入具有較高的頻率分量時(shí)，時(shí)鐘抖動(dòng)是一個(gè)限制 SNR 指標(biāo)的主要 (如果不是主導(dǎo)的話) 誤差源。所以，盡可能地抑制 ADC 時(shí)鐘 (在圖 1 中表示為 IF 采樣時(shí)鐘) 的抖動(dòng)是最重要的。

圖 2：在對緩慢和快速擺動(dòng)信號(hào)進(jìn)行數(shù)字化處理的過程中時(shí)鐘抖動(dòng)所造成的影響

為了避免在 ADC 時(shí)鐘輸入端上發(fā)生 AM 至 PM 噪聲轉(zhuǎn)換，該時(shí)鐘應(yīng)具有一個(gè)高的擺率，理想情況下是一個(gè)方波。ADC 的時(shí)鐘輸入起一個(gè)限幅器的作用，其獲取一個(gè)信號(hào)并通過在輸入信號(hào)的零 (或某些其他的基準(zhǔn)) 交叉點(diǎn)上做出決策來對此信號(hào)進(jìn)行方波處理。當(dāng)輸入信號(hào)具有一個(gè)緩慢的擺率時(shí) (比如在一個(gè)低頻和/或低幅正弦波中，與方波相比，信號(hào)通過零交叉點(diǎn)類似于慢動(dòng)作)，將發(fā)生 AM 至 PM 噪聲轉(zhuǎn)換。假如存在任何類型的 AM 噪聲 (例如：電阻器熱噪聲，來自于電源的耦合噪聲等)，則輸入信號(hào)的零交叉點(diǎn)在隨后的脈沖邊緣之間變得不一致，從而導(dǎo)致在限幅器的輸出端上產(chǎn)生抖動(dòng);于是，AM 噪聲轉(zhuǎn)換為 PM 噪聲。反之，倘若輸入信號(hào)快速通過零交叉點(diǎn) (比如：LVPECL 信號(hào)由于其具有快速上升和下降時(shí)間的原因一般都將如此)，那么加至?xí)r鐘的 AM 噪聲被轉(zhuǎn)換為 PM 噪聲的機(jī)會(huì)就非常之少，甚至完全沒有機(jī)會(huì)。

另外，大多數(shù)新式 ADC 要求以差分方式驅(qū)動(dòng)時(shí)鐘輸入，以實(shí)現(xiàn)最佳性能。時(shí)鐘信號(hào)走線在 PCB 上常常經(jīng)過相當(dāng)長的距離，因?yàn)樾盘?hào)的源和目的地相互之間通常不是靠得很近。與單端時(shí)鐘信號(hào)傳送相比，以差分形式傳送時(shí)鐘信號(hào)可使信號(hào)不受耦合影響，而且能全面提升設(shè)計(jì)的可靠性。

圖 1 所示 LO 信號(hào)一般由鎖相環(huán) (PLL) 系統(tǒng)產(chǎn)生。PLL 需要一個(gè)基準(zhǔn)時(shí)鐘，以將 LO 鎖定在該時(shí)鐘上。傳統(tǒng)上，10MHz 是常見的基準(zhǔn)頻率。不過，頻率高得多的基準(zhǔn)時(shí)鐘如今變得越來越普遍了。事實(shí)上，100MHz 以及更高的頻率在新式 RF 設(shè)計(jì)中并非不常見。

基準(zhǔn)時(shí)鐘通常由 OCXO 或 TCXO 器件產(chǎn)生，這種時(shí)鐘的抖動(dòng) (或相位噪聲) 一般非常小。如果 PLL 基準(zhǔn)時(shí)鐘的頻率合理選擇為高于 RF 接收通道帶寬 (或在兩個(gè)或更多相鄰?fù)ǖ劳瑫r(shí)數(shù)字化的接收器中，為多個(gè)通道的帶寬) 的兩倍，那么同樣的基準(zhǔn)信號(hào)還可用作 IF 采樣 ADC 的時(shí)鐘，以符合某些適合的頻率規(guī)劃。理想情況下，IF 選擇濾波器的通帶及其過渡區(qū)域的大部分都應(yīng)該在 ADC 的單一奈奎斯特 (Nyquist) 區(qū)域內(nèi)，以避免頻率折疊。用圖 3 所示的 IF 濾波器幅度響應(yīng)，可以說明這一點(diǎn)。在圖 3 中，所選 IF 與 ADC 的 7 階奈奎斯特區(qū)域相匹配。在該圖中，fS 代表 ADC 的采樣率。在這種情況下，會(huì)選擇圖 1 中的 LO，這樣，混頻器的下變頻信號(hào)輸出就會(huì)以 IF 選擇濾波器的中間點(diǎn)為中心，如圖 3 所示。

圖 3：IF 濾波器幅度響應(yīng) (對于一種可避免頻率折折疊的ADC 采樣速率) 實(shí)例