可用于頻率合成的高性能鎖相芯片ADF4113

時(shí)間：2005-08-14 21:57:00

關(guān)鍵字：頻率合成芯片 ADF 鎖存器

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]ｐｈａｓｅｌｏｃｋｅｄｌｏｏｐ?是一種建立在相位負(fù)反饋基礎(chǔ)之上的閉環(huán)控制系統(tǒng)，對相位噪聲和雜散具有很好的抑制作用，因此在電視、儀器、通信等許多領(lǐng)域得到了廣泛的應(yīng)用。

鎖相環(huán)?ｐｈａｓｅｌｏｃｋｅｄｌｏｏｐ?是一種建立在相位負(fù)反饋基礎(chǔ)之上的閉環(huán)控制系統(tǒng)，對相位噪聲和雜散具有很好的抑制作用，因此在電視、儀器、通信等許多領(lǐng)域得到了廣泛的應(yīng)用。ＡＤＩ公司生產(chǎn)的ＡＤＦ４１１３的最大ＲＦ輸入頻率可達(dá)４ＧＨｚ，內(nèi)置可編程預(yù)分頻器，具有電荷泵電流編程功能，可應(yīng)用于無線射頻通信系統(tǒng)基站和手機(jī)、ＷＬＡＮ以及通信檢測設(shè)備、ＣＡＴＶ設(shè)備中，是一款性價(jià)比很高的電荷泵鎖相芯片。

圖1

１主要性能及工作原理

ＡＤＦ４１１３可用于無線射頻通信系統(tǒng)基站、手機(jī)、ＷＬＡＮ、通信檢測設(shè)備及ＣＡＴＶ設(shè)備中，其主要性能特點(diǎn)如下：

●工作電壓：２．７～５．５Ｖ，同時(shí)還提供外部可調(diào)的電荷泵電壓調(diào)節(jié)功能；

●最高鑒相芯片５５ＭＨｚ，最高ＲＦ輸入頻率達(dá)４ＧＨｚ；

●具有四組可編程雙模分頻器８／９、１６／１９、３２／３３、６４／６５；

●內(nèi)置可編程電荷泵電流和可編程反沖（ａｎｔｉｂａｃｋｌａｓｈ）脈寬功能；

●編程控制采用３線串行接口；

●能夠進(jìn)行模擬和數(shù)字鎖定檢測；

●軟硬件斷電模式；

●具有良好的相位噪聲參數(shù)，鑒相頻率為２００ｋＨｚ時(shí)，相噪基底為－１６４ｄＢｃ／Ｈｚ；輸出９００ＭＨｚ時(shí)，相噪可達(dá)－９１ｄＢｃ／Ｈｚ＠１ｋＨｚ；輸出１９６０ＭＨｚ時(shí)相噪為－８５ｄＢｃ／Ｈｚ＠１ｋＨｚ；鑒相頻率１ＭＨｚ、輸出３１００ＭＨｚ時(shí)相噪為－８６ｄＢｃ／Ｈｚ＠１ｋＨｚ。

圖１所示為ＡＤＦ４１１３的原理框圖，它由一個(gè)低噪聲數(shù)字鑒相器、一個(gè)高精度電荷泵、一個(gè)可編程參考分頻器（Ｒ分頻器）、一個(gè)可編程Ａ、Ｂ計(jì)數(shù)器以及一個(gè)雙模分頻器（Ｐ／Ｐ＋１）組成。６位Ａ計(jì)數(shù)器、１３位Ｂ計(jì)數(shù)器與雙模分頻器（Ｐ／Ｐ＋１）共同組成了Ｎ分頻器，分頻比Ｎ＝ＢＰ＋Ａ。只需外加一個(gè)環(huán)路濾波器和壓控振蕩器（ＶＣＯ），就可以構(gòu)成一個(gè)完整的鎖相環(huán)電路。輸出頻率為：ｆＶＣＯ＝Ｎ（ｆＲＥＦ／Ｒ），其中，ｆＲＥＦ為參考頻率，頻率步進(jìn)等于ｆＲＥＦ／Ｒ。

２　引腳功能

ＡＤＦ４１１３有ＴＳＳＯＰ和ＬＦＣＳＰ兩種封裝形式，引腳排列如圖２所示。各引腳功能如下：

ＲＳＥＴ：用來設(shè)置最大電荷泵輸出電流，外接一個(gè)電阻ＲＳＥＴ并連接至ＣＰＧＮＤ，換算關(guān)系為：ＩＣＰｍａｘ＝２３．５／ＲＳＥＴ(Ｍａ)；

ＣＰ：電荷泵輸出，接環(huán)路濾波器；

ＣＰＧＮＤ：電荷泵地；

ＡＧＮＤ：模擬地；

ＲＦＩＮＢ：ＲＦ互補(bǔ)輸入，一般接一個(gè)１００ｐＦ的去耦電容；

ＲＦＩＮＡ：ＲＦ輸入（來自ＶＣＯ的ＲＦ信號耦合輸入）；

ＡＶＤＤ：模擬電源，電壓范圍為：２．７～５．５Ｖ；去耦電容應(yīng)盡量靠近該引腳；ＡＶＤＤ必須和ＤＶＤＤ一致；

ＲＥＦＩＮ：參考晶振輸入；

ＤＧＮＤ：數(shù)字地；

ＣＥ：芯片使能端，邏輯“１”有效；

ＣＬＫ：串行時(shí)鐘輸入端，在每個(gè)ＣＬＫ的上升沿，串行數(shù)據(jù)鎖入寄存器；

ＤＡＴＡ：串行數(shù)據(jù)輸入端，首先裝入的是最高有效位ＭＳＢ，控制位在最低兩位設(shè)置；

ＬＥ：加載使能，該位為邏輯“１”時(shí)，存儲(chǔ)在２４位移位寄存器中的數(shù)據(jù)將全部裝入指定的鎖存器中，鎖存器的選擇由控制位來決定；

ＭＵＸＯＵＴ：模擬或數(shù)字鎖定檢測端；

ＤＶＤＤ：數(shù)字電源，２．７～５．５Ｖ，去耦電容應(yīng)盡量靠近該引腳；ＤＶＤＤ大小必須和ＡＶＤＤ一致；

ＶＰ：電荷泵電源，應(yīng)大于或等于ＶＤＤ，最高可到６Ｖ。

圖4

３　編程控制

ＡＤＦ４１１３的數(shù)字部分包括一個(gè)２４位輸入移位寄存器、一個(gè)１４位Ｒ計(jì)數(shù)器和一個(gè)１９位Ｎ計(jì)數(shù)器（含Ａ、Ｂ計(jì)數(shù)器）。圖３給出了數(shù)據(jù)輸入的時(shí)序圖。數(shù)據(jù)（ＤＡＴＡ）在每個(gè)時(shí)鐘（ＣＬＫ）的上升沿從ＭＳＢ（最高有效位）開始依次寫入２４位移位寄存器中，直到ＬＳＢ位寫入完成之后，由來自ＬＥ的上升沿將存儲(chǔ)在２４位移位寄存器中的數(shù)據(jù)一次性鎖存入目標(biāo)寄存器（包括Ｒ計(jì)數(shù)鎖存器、Ｎ計(jì)數(shù)鎖存器、功能鎖存器以及初始化鎖存器），接著再進(jìn)行下一個(gè)目標(biāo)寄存器的初始化工作。目標(biāo)寄存器的選擇由移位寄存器中的最末兩位ＤＢ１、ＤＢ０來決定。

４　應(yīng)用電路

圖４是利用ＡＤＦ４１１３設(shè)計(jì)的２．５ＧＨｚ鎖相環(huán)電路，其中單片機(jī)選用Ｍｉｃｒｏｃｈｉｐ公司的ＰＩＣ１６Ｆ８７４，串行數(shù)據(jù)采用ＳＰＩ方式寫入；ＶＣＯ選用Ｍｉｎｉ公司的ＲＯＳ－３０００Ｖ。芯片使能端ＣＥ直接與電源連接，鑒相頻率ｆＰＤ取２５ＭＨｚ，５０ＭＨｚ參考晶振從ＲＥＦＩＮ輸入，因此參考分頻比Ｒ＝２；ＶＣＯ分兩路輸出，一路作為頻綜輸出，另外一路輸出至ＡＤＦ４１１３的ＲＦＩＮＡ端，經(jīng)Ｎ分頻后與來自Ｒ分頻器的參考頻率進(jìn)行鑒相并產(chǎn)生一個(gè)誤差信號，該誤差信號從ＣＰ輸出經(jīng)有源三階環(huán)路濾波后驅(qū)動(dòng)ＶＣＯ，最終鎖定在２．５ＧＨｚ的頻點(diǎn)上。調(diào)整環(huán)路濾波電路中的電阻和電容可以改變環(huán)路參數(shù)，阻尼系數(shù)ζ一般?。埃罚埃?。這里分頻比Ｎ＝２５００ＭＨｚ／２５ＭＨｚ＝１００，Ｐ取１６，由Ｎ＝ＢＰ＋Ａ得Ｂ＝６，Ａ＝４。４個(gè)２４位鎖存器的初始化設(shè)置如下：