當(dāng)前位置:首頁(yè) > 模擬 > 模擬
[導(dǎo)讀]1、引言   掃頻信號(hào)發(fā)生器能產(chǎn)生頻率隨時(shí)間作均勻變化、等幅的正弦信號(hào)作為被測(cè)網(wǎng)絡(luò)的測(cè)試信號(hào)[1]。當(dāng)?shù)确鶔哳l信號(hào)加于被測(cè)網(wǎng)絡(luò)或系統(tǒng)時(shí),網(wǎng)絡(luò)或系統(tǒng)的輸出幅度將按自身的幅頻特性變化。從而,能夠測(cè)出被測(cè)網(wǎng)絡(luò)或系統(tǒng)

1、引言

  掃頻信號(hào)發(fā)生器能產(chǎn)生頻率隨時(shí)間作均勻變化、等幅的正弦信號(hào)作為被測(cè)網(wǎng)絡(luò)的測(cè)試信號(hào)[1]。當(dāng)?shù)确鶔哳l信號(hào)加于被測(cè)網(wǎng)絡(luò)或系統(tǒng)時(shí),網(wǎng)絡(luò)或系統(tǒng)的輸出幅度將按自身的幅頻特性變化。從而,能夠測(cè)出被測(cè)網(wǎng)絡(luò)或系統(tǒng)的幅頻特性。

  傳統(tǒng)的掃頻信號(hào)源用分立元件實(shí)現(xiàn)。例如:在LC振蕩器中采用壓控變?nèi)荻O管、在RC振蕩器中采用壓控電阻實(shí)現(xiàn)對(duì)振蕩頻率的控制。這類(lèi)電路都存在控制精度低、頻率穩(wěn)定性差的缺點(diǎn)。隨著集成壓控振蕩器(VCO)的出現(xiàn),窄帶掃頻信號(hào)源通常采用圖1所示方案[2]。

  VCO是電路中的核心器件,輸出方波信號(hào),用低通濾波器(LP)提取其基波作為所需正弦波掃頻信號(hào)。VCO的輸出頻率由外部定時(shí)元件R、C控制,并由D/A轉(zhuǎn)換器輸出的直流電壓進(jìn)行小范圍調(diào)整,單片機(jī)通過(guò)數(shù)字量控制D/A轉(zhuǎn)換器輸出的模擬電壓,實(shí)現(xiàn)對(duì)輸出頻率的控制。該電路的輸出頻率受VCO定時(shí)元件的精度、熱穩(wěn)定性以及電源電壓穩(wěn)定性影響較大,即使可以通過(guò)反饋通道進(jìn)行調(diào)整,也無(wú)法很好地保證輸出頻率的精度。除了精度達(dá)不到要求外,上面電路頻率只能達(dá)到K數(shù)量級(jí),很難滿足微波的要求。為了產(chǎn)生3GHz微波信號(hào),本設(shè)計(jì)采用了ADI公司的ADF4360-0芯片,并用ADI公司的ADSPBF533平臺(tái)對(duì)其實(shí)施控制,最終用在某微波傳感器中。

                              

              圖1 用壓控振蕩器VCO實(shí)現(xiàn)的窄帶掃頻信號(hào)發(fā)生器框圖

2、ADF4360-0芯片性能分析[3]

  ADF4360-0是一款高集成度N個(gè)合成器集成VCO芯片,主要由數(shù)字鑒相器、電荷泵、R分頻器、A, B計(jì)數(shù)器及雙模前置P/P+1分頻器等組成。數(shù)字鑒相器對(duì)R計(jì)數(shù)器與N計(jì)數(shù)器的輸出信號(hào)進(jìn)行相位比較,得到一個(gè)誤差電壓。14bit可編程參考R分頻器對(duì)外部晶振分頻后得到參考頻率。該器件可以通過(guò)可編程6位A計(jì)數(shù)器、13位B計(jì)數(shù)器及雙模前置分頻器(P/P+1)來(lái)共同完成主分頻比N(N=BP+A)。因此,設(shè)計(jì)時(shí)只需外加環(huán)路濾波器,并選擇合適的參考值,即可獲得穩(wěn)定的頻率輸出,其輸出頻率為:


                        fo=fvco=N(fi/R) ……… …式(1)

  式中,fi為參考頻率,它可由高穩(wěn)定度晶體振蕩器提供。而其鑒相頻率fr為:


                                    fr=fi/R … ………式(2)

  ADF4360-0是美國(guó)ADI公司生產(chǎn)的高性能鎖相頻率合成芯片,芯片內(nèi)VCO可由數(shù)字信號(hào)控制,這與傳統(tǒng)VCO用模擬信號(hào)控制不同,該器件的主要特點(diǎn)如下:

  (1)該合成器的輸出頻率范圍為2400-2725MHz;并可選擇二分頻。選擇二分頻時(shí), 可輸出1200-1365MHz的頻率信號(hào);

  (2)工作電壓為3-3.6V;

  (3)合成器的輸出信號(hào)的功率可控制范圍為-13dBm ~ - 6dBm;

  (4)可編程雙模前置分頻器的分頻比為16/17、32/33等;

  (5)能夠進(jìn)行模擬和數(shù)字鎖定檢測(cè);

  (6)芯片內(nèi)部集成VCO。

  ADF4360-0是一款雙模前置分頻型單環(huán)頻率合成器,該器件可在不改變頻率分辨率的同時(shí),有效地提高頻率合成器的輸出頻率。圖2所示是一個(gè)雙模前置型鎖相頻率合成器的工作原理方框圖[4]

                          
                      圖2 雙模前置型鎖相頻率合成器結(jié)構(gòu)原理圖

  在圖2所示的器件結(jié)構(gòu)中,(P+1)/P為高速雙模前置分頻器,其分頻模數(shù)為P+1和P,此外,系統(tǒng)中的A為脈沖吞咽可編程計(jì)數(shù)器;B為主可編程計(jì)數(shù)器;MC為??刂七壿嬰娐贰kp模前置分頻器通常只有兩個(gè)計(jì)數(shù)工作模式,但工作時(shí)只要一個(gè)??刂菩盘?hào)就可以實(shí)現(xiàn)簡(jiǎn)單的換模計(jì)數(shù)工作,而不需要采用類(lèi)似可編程分頻器那樣復(fù)雜的預(yù)置操作,因而其工作頻率可以做得像固定分頻器那樣高。事實(shí)上,雙模前置分頻器可以很好地解決固定前置分頻器提高輸出頻率f0和降低頻率分辨率Δf0的矛盾。

3、電路設(shè)計(jì)

3.1 設(shè)計(jì)要求

  要求該信號(hào)發(fā)生器工作在2.4-2.7GHz的頻率范圍,在該頻率范圍內(nèi)電路輸出等幅信號(hào),中心頻率為2.6GHz,電路總的輸出相位噪聲小于-100dBc/Hz,電路相位輸出誤差小于15°。

3.2 ADF4360-0應(yīng)用電路

  利用鎖相環(huán)頻率合成器設(shè)計(jì)的信號(hào)發(fā)生器能為后續(xù)電路提供良好的信號(hào)源。圖3所示是利用ADF460-0芯片作為信號(hào)源的具體電路。

  本電路用ADF4360-0來(lái)產(chǎn)生2.4G-2.7GHz的線性變化的微波信號(hào)。電路中的外部晶振為10MHz的高穩(wěn)定度有源晶體振蕩器。晶體振蕩器為ADF4360-0提供參考頻率和時(shí)鐘。由DSP通過(guò)SPI串口控制ADF4360-0芯片的鎖存器。使用時(shí),晶振應(yīng)接到ADF4360-0的參考時(shí)鐘輸入引腳CLK_ref,且其內(nèi)部電荷泵輸出引腳CP (ChargePump)與VCO輸出引腳VTUNE之間還應(yīng)接入環(huán)路濾波電路。

                              

 
                            圖3 掃頻信號(hào)發(fā)生器電路原理圖

                            
                                          圖4 三階環(huán)路濾波電路

  圖4是一個(gè)三階環(huán)路濾波電路,選擇fr=10MHz,R=2,所以頻率間隔fr/R為5MHz。這里的頻率間隔也就是鑒相器的鑒相頻率。鑒相頻率越高,頻率合成器的分頻數(shù)就越低,則帶內(nèi)相位噪聲就越少,但是可選的頻點(diǎn)也就越少,設(shè)計(jì)時(shí)要將二者綜合考慮。同樣,開(kāi)環(huán)帶寬的選擇需要在雜散(spur)程度與鎖定時(shí)間(lock time)之間進(jìn)行取舍。在較小的回路帶寬情況下,雜散也較小,但是鎖定時(shí)間較慢。在較大的回路帶寬情況下,鎖定時(shí)間較快但雜散較高。事實(shí)上,在設(shè)計(jì)時(shí),可以利用ADI公司提供的ADIsimPLL工具計(jì)算出三階環(huán)路濾波器的元件參數(shù)如下:R1=1.13kΩ,C1=534pF,C2=8.75nF,C3=269pF,R2=3kΩ。

3.3 電路的PCB設(shè)計(jì)

  電路的PCB設(shè)計(jì)同樣也很重要,要注意以下幾點(diǎn):

 ?、?為了便于焊接,畫(huà)芯片封裝時(shí),芯片引腳的焊盤(pán)要比實(shí)際尺寸長(zhǎng)0.5mm,寬0.05mm;

 ?、?在射頻信號(hào)線、焊盤(pán)和芯片周?chē)鷳?yīng)盡可能多添接地銅皮,并與主地相連。射頻信號(hào)線要盡可能的短;

 ?、?為了減少時(shí)鐘信號(hào)的干擾,可以將時(shí)鐘線進(jìn)行包地處理;

 ?、?ADF4360-0射頻輸出線阻抗應(yīng)為50Ω,減少信號(hào)反射。

3.4 仿真結(jié)果

  使用ADIsimPLL對(duì)該電路進(jìn)行仿真。

  圖5是計(jì)算環(huán)路濾波器電阻電容參數(shù)時(shí)系統(tǒng)生成的原理圖,從圖上我們可以看到滿足我們?cè)O(shè)計(jì)的頻率要求時(shí)環(huán)路濾波器的器件參數(shù)。                     

                             
                               圖5環(huán)路濾波器參數(shù)仿真原理圖

                                
 
                                        圖6 環(huán)路濾波器輸出相位誤差

  圖6是時(shí)域環(huán)路濾波器輸出相位誤差圖,從圖上我們可以看出大約在60微秒后環(huán)路濾波器輸出相位誤差為0,符合設(shè)計(jì)要求。

                            

 
                                   圖7 相位噪聲頻域仿真圖

  圖7是相位噪聲的頻域仿真圖,包括環(huán)路濾波器、芯片本身、內(nèi)部壓控振蕩器和總的相位噪聲與頻率在2.6GHz時(shí)的關(guān)系曲線。從圖上我們能夠看出頻率大于100MHz時(shí)所有的相位噪聲都在-160dBc/Hz附近??梢詽M足設(shè)計(jì)要求。

                               
                                    圖8 環(huán)路濾波器頻域響應(yīng)

  圖8是環(huán)路濾波器在中心頻率為2.6GHz時(shí)的頻域響應(yīng)圖,包括幅度和相位與頻率的關(guān)系曲線。從圖中我們可以看出當(dāng)頻率大于1MHz以后,掃頻信號(hào)發(fā)生器輸出是等幅信號(hào),相位不變,我們的工作頻率要求是2.4-2.7GHz,從仿真結(jié)果來(lái)看能夠滿足設(shè)計(jì)要求。

  圖9是芯片時(shí)域和頻域的仿真環(huán)境和結(jié)果,從報(bào)告中可以看出中心頻率設(shè)是2.6GHz,掃頻范圍是2.4-2.7GHz和輸出相位噪聲數(shù)據(jù)等信息。

3.5 實(shí)測(cè)結(jié)果

  在上述設(shè)計(jì)的基礎(chǔ)上,制作了一個(gè)微波掃頻信號(hào)發(fā)生器,實(shí)測(cè)結(jié)果如下:

  •工作頻率:2400MHz~2725MHz,65個(gè)頻點(diǎn)可以選擇。

  •頻率間隔: 5MHz。

  •輸出功率: ≥-11dBm。

  •相位噪聲: ≤-108dBc/Hz (偏離中心頻率10kHz處)。

                                      
                                                  圖9 輸出報(bào)告

3.6 實(shí)驗(yàn)結(jié)果及分析

  本設(shè)計(jì)中ADF4360-0輸出掃頻信號(hào)的中心頻率設(shè)置為2.6GHz, ADF4360-0的R計(jì)數(shù)器設(shè)為2,R計(jì)數(shù)器為參考信號(hào)輸入提供分頻比R,分頻后得到5MHz的鑒相頻率,N計(jì)數(shù)器為VCO輸出提供分頻比,由式(1)可設(shè)置相應(yīng)的寄存器的參數(shù),根據(jù)系統(tǒng)輸出要求,設(shè)定N=520,即B=16,P=32,A=8。由于用通常方法很難產(chǎn)生射頻信號(hào)源,本文用頻率合成器ADF4360-0設(shè)計(jì)掃頻信號(hào)發(fā)生器,仿真結(jié)果表明本設(shè)計(jì)達(dá)到了預(yù)期的設(shè)計(jì)要求。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專(zhuān)欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車(chē)的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車(chē)技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車(chē)工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車(chē)。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車(chē) 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉