基于ADF4360-0的微波掃頻信號發(fā)生器設計

1、引言

　 掃頻信號發(fā)生器能產(chǎn)生頻率隨時間作均勻變化、等幅的正弦信號作為被測網(wǎng)絡的測試信號[1]。當?shù)确鶔哳l信號加于被測網(wǎng)絡或系統(tǒng)時,網(wǎng)絡或系統(tǒng)的輸出幅度將按自身的幅頻特性變化。從而,能夠測出被測網(wǎng)絡或系統(tǒng)的幅頻特性。

　　傳統(tǒng)的掃頻信號源用分立元件實現(xiàn)。例如:在LC振蕩器中采用壓控變容二極管、在RC振蕩器中采用壓控電阻實現(xiàn)對振蕩頻率的控制。這類電路都存在控制精度低、頻率穩(wěn)定性差的缺點。隨著集成壓控振蕩器(VCO)的出現(xiàn),窄帶掃頻信號源通常采用圖1所示方案[2]。

　　VCO是電路中的核心器件,輸出方波信號,用低通濾波器(LP)提取其基波作為所需正弦波掃頻信號。VCO的輸出頻率由外部定時元件R、C控制,并由D/A轉換器輸出的直流電壓進行小范圍調整,單片機通過數(shù)字量控制D/A轉換器輸出的模擬電壓,實現(xiàn)對輸出頻率的控制。該電路的輸出頻率受VCO定時元件的精度、熱穩(wěn)定性以及電源電壓穩(wěn)定性影響較大,即使可以通過反饋通道進行調整,也無法很好地保證輸出頻率的精度。除了精度達不到要求外，上面電路頻率只能達到K數(shù)量級，很難滿足微波的要求。為了產(chǎn)生3GHz微波信號，本設計采用了ADI公司的ADF4360-0芯片,并用ADI公司的ADSPBF533平臺對其實施控制,最終用在某微波傳感器中。

              圖1 用壓控振蕩器VCO實現(xiàn)的窄帶掃頻信號發(fā)生器框圖

2、ADF4360-0芯片性能分析[3]

　　ADF4360-0是一款高集成度N個合成器集成VCO芯片，主要由數(shù)字鑒相器、電荷泵、R分頻器、A, B計數(shù)器及雙模前置P/P+1分頻器等組成。數(shù)字鑒相器對R計數(shù)器與N計數(shù)器的輸出信號進行相位比較，得到一個誤差電壓。14bit可編程參考R分頻器對外部晶振分頻后得到參考頻率。該器件可以通過可編程6位A計數(shù)器、13位B計數(shù)器及雙模前置分頻器(P/P+1)來共同完成主分頻比N(N=BP+A)。因此,設計時只需外加環(huán)路濾波器,并選擇合適的參考值,即可獲得穩(wěn)定的頻率輸出,其輸出頻率為:

                        fo=fvco=N(fi/R) ……… …式(1)

　　式中,fi為參考頻率,它可由高穩(wěn)定度晶體振蕩器提供。而其鑒相頻率fr為:

                                    fr=fi/R … ………式(2)

　　ADF4360-0是美國ADI公司生產(chǎn)的高性能鎖相頻率合成芯片,芯片內VCO可由數(shù)字信號控制，這與傳統(tǒng)VCO用模擬信號控制不同，該器件的主要特點如下:

　　(1)該合成器的輸出頻率范圍為2400-2725MHz；并可選擇二分頻。選擇二分頻時, 可輸出1200-1365MHz的頻率信號；

　　(2)工作電壓為3-3.6V；

　　(3)合成器的輸出信號的功率可控制范圍為-13dBm ～ - 6dBm；

　　(4)可編程雙模前置分頻器的分頻比為16/17、32/33等；

　　(5)能夠進行模擬和數(shù)字鎖定檢測；

　　(6)芯片內部集成VCO。

　　ADF4360-0是一款雙模前置分頻型單環(huán)頻率合成器,該器件可在不改變頻率分辨率的同時,有效地提高頻率合成器的輸出頻率。圖2所示是一個雙模前置型鎖相頻率合成器的工作原理方框圖[4]

                          
                      圖2 雙模前置型鎖相頻率合成器結構原理圖

　　在圖2所示的器件結構中,(P+1)/P為高速雙模前置分頻器,其分頻模數(shù)為P+1和P,此外,系統(tǒng)中的A為脈沖吞咽可編程計數(shù)器；B為主可編程計數(shù)器；MC為?？刂七壿嬰娐贰ｋp模前置分頻器通常只有兩個計數(shù)工作模式,但工作時只要一個?？刂菩盘柧涂梢詫崿F(xiàn)簡單的換模計數(shù)工作,而不需要采用類似可編程分頻器那樣復雜的預置操作,因而其工作頻率可以做得像固定分頻器那樣高。事實上,雙模前置分頻器可以很好地解決固定前置分頻器提高輸出頻率f0和降低頻率分辨率Δf0的矛盾。

3、電路設計

3.1 設計要求

　　要求該信號發(fā)生器工作在2.4-2.7GHz的頻率范圍，在該頻率范圍內電路輸出等幅信號，中心頻率為2.6GHz，電路總的輸出相位噪聲小于-100dBc/Hz，電路相位輸出誤差小于15°。

3.2 ADF4360-0應用電路

　　利用鎖相環(huán)頻率合成器設計的信號發(fā)生器能為后續(xù)電路提供良好的信號源。圖3所示是利用ADF460-0芯片作為信號源的具體電路。

　　本電路用ADF4360-0來產(chǎn)生2.4G-2.7GHz的線性變化的微波信號。電路中的外部晶振為10MHz的高穩(wěn)定度有源晶體振蕩器。晶體振蕩器為ADF4360-0提供參考頻率和時鐘。由DSP通過SPI串口控制ADF4360-0芯片的鎖存器。使用時,晶振應接到ADF4360-0的參考時鐘輸入引腳CLK_ref，且其內部電荷泵輸出引腳CP (ChargePump)與VCO輸出引腳VTUNE之間還應接入環(huán)路濾波電路。

 
                            圖3 掃頻信號發(fā)生器電路原理圖

                            
                                          圖4 三階環(huán)路濾波電路

　　圖4是一個三階環(huán)路濾波電路,選擇fr=10MHz，R=2，所以頻率間隔fr/R為5MHz。這里的頻率間隔也就是鑒相器的鑒相頻率。鑒相頻率越高,頻率合成器的分頻數(shù)就越低,則帶內相位噪聲就越少,但是可選的頻點也就越少,設計時要將二者綜合考慮。同樣,開環(huán)帶寬的選擇需要在雜散(spur)程度與鎖定時間(lock time)之間進行取舍。在較小的回路帶寬情況下,雜散也較小,但是鎖定時間較慢。在較大的回路帶寬情況下,鎖定時間較快但雜散較高。事實上,在設計時,可以利用ADI公司提供的ADIsimPLL工具計算出三階環(huán)路濾波器的元件參數(shù)如下:R1=1.13kΩ，C1=534pF，C2=8.75nF，C3=269pF，R2=3kΩ。

3.3 電路的PCB設計

　　電路的PCB設計同樣也很重要，要注意以下幾點：

　?、?為了便于焊接，畫芯片封裝時，芯片引腳的焊盤要比實際尺寸長0.5mm,寬0.05mm；

　　② 在射頻信號線、焊盤和芯片周圍應盡可能多添接地銅皮，并與主地相連。射頻信號線要盡可能的短；

　?、?為了減少時鐘信號的干擾，可以將時鐘線進行包地處理；

　?、?ADF4360-0射頻輸出線阻抗應為50Ω，減少信號反射。

3.4 仿真結果

　　使用ADIsimPLL對該電路進行仿真。

　　圖5是計算環(huán)路濾波器電阻電容參數(shù)時系統(tǒng)生成的原理圖，從圖上我們可以看到滿足我們設計的頻率要求時環(huán)路濾波器的器件參數(shù)。                     

                             
                               圖5環(huán)路濾波器參數(shù)仿真原理圖

                                
 
                                        圖6 環(huán)路濾波器輸出相位誤差

　　圖6是時域環(huán)路濾波器輸出相位誤差圖，從圖上我們可以看出大約在60微秒后環(huán)路濾波器輸出相位誤差為0，符合設計要求。

 
                                   圖7 相位噪聲頻域仿真圖

　　圖7是相位噪聲的頻域仿真圖，包括環(huán)路濾波器、芯片本身、內部壓控振蕩器和總的相位噪聲與頻率在2.6GHz時的關系曲線。從圖上我們能夠看出頻率大于100MHz時所有的相位噪聲都在-160dBc/Hz附近?？梢詽M足設計要求。

                               
                                    圖8 環(huán)路濾波器頻域響應

　　圖8是環(huán)路濾波器在中心頻率為2.6GHz時的頻域響應圖，包括幅度和相位與頻率的關系曲線。從圖中我們可以看出當頻率大于1MHz以后，掃頻信號發(fā)生器輸出是等幅信號，相位不變，我們的工作頻率要求是2.4-2.7GHz，從仿真結果來看能夠滿足設計要求。

　　圖9是芯片時域和頻域的仿真環(huán)境和結果，從報告中可以看出中心頻率設是2.6GHz，掃頻范圍是2.4-2.7GHz和輸出相位噪聲數(shù)據(jù)等信息。

3.5 實測結果

　　在上述設計的基礎上,制作了一個微波掃頻信號發(fā)生器,實測結果如下:

　　•工作頻率:2400MHz～2725MHz,65個頻點可以選擇。

　　•頻率間隔: 5MHz。

　　•輸出功率: ≥-11dBm。

　　•相位噪聲: ≤-108dBc/Hz (偏離中心頻率10kHz處)。

                                      
                                                  圖9 輸出報告

3.6 實驗結果及分析

　　本設計中ADF4360-0輸出掃頻信號的中心頻率設置為2.6GHz, ADF4360-0的R計數(shù)器設為2，R計數(shù)器為參考信號輸入提供分頻比R，分頻后得到5MHz的鑒相頻率，N計數(shù)器為VCO輸出提供分頻比，由式(1)可設置相應的寄存器的參數(shù)，根據(jù)系統(tǒng)輸出要求，設定N=520，即B=16，P=32，A=8。由于用通常方法很難產(chǎn)生射頻信號源，本文用頻率合成器ADF4360-0設計掃頻信號發(fā)生器，仿真結果表明本設計達到了預期的設計要求。