一種通用中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)

摘要：為滿足雷達(dá)中頻數(shù)字化接收機(jī)通用性設(shè)計(jì)要求，給出基于可編程的四通道數(shù)字下變頻器ISL5416結(jié)合高速A／D器件AD6645實(shí)現(xiàn)通用中頻數(shù)字接收機(jī)的設(shè)計(jì)方案。利用AD6645實(shí)現(xiàn)直接中頻采樣，在ISL5416中完成頻譜搬移，數(shù)字濾波和抽取，實(shí)現(xiàn)數(shù)字下變頻到基帶；用FPGA實(shí)時(shí)控制，給ISL5416配置參數(shù)和系統(tǒng)時(shí)序控制。詳細(xì)討論了數(shù)字濾波器的設(shè)計(jì)和仿真。測(cè)試結(jié)果顯示，系統(tǒng)動(dòng)態(tài)范圍大，鏡像抑制比高，這是模擬中頻接收機(jī)不具有的。整個(gè)系統(tǒng)集成度高，可靠性好，使用靈活，已在多個(gè)雷達(dá)產(chǎn)品中運(yùn)用。
關(guān)鍵詞：中頻數(shù)字接收機(jī)；直接中頻采樣；數(shù)字下變頻；數(shù)字濾波器

0 引 言
    數(shù)字化接收機(jī)是軟件無(wú)線電的重要內(nèi)容，軟件無(wú)線電的主要思想是將數(shù)字化推向前端，即將模數(shù)／數(shù)模轉(zhuǎn)換器(ADC／DAC)盡量設(shè)在射頻端，它是理想的軟件無(wú)線電實(shí)現(xiàn)方法，也是數(shù)字化接收機(jī)的發(fā)展方向。早期的數(shù)字化接收機(jī)受模數(shù)轉(zhuǎn)換器件(ADC)水平的制約，采用正交雙通道零中頻方案，即通過變頻將射頻變換到零中頻(基帶)，正交解調(diào)得到模擬的正交信號(hào)，再進(jìn)行數(shù)字化。由于該方案的主體變換都在模擬部分實(shí)現(xiàn)，數(shù)字化工作較少，不是真正意義上的數(shù)字化接收機(jī)。實(shí)現(xiàn)起來(lái)設(shè)備量較大，而且該方案中的正交混頻器是模擬器件，得到的正交I，Q信號(hào)很難保證幅相正交精度。目前理論和實(shí)現(xiàn)上較成熟的數(shù)字化接收機(jī)方案是中頻數(shù)字化接收機(jī)，即將射頻信號(hào)經(jīng)低噪聲放大，經(jīng)一次或二次下變頻后，在中頻(或高中頻)直接采樣，在數(shù)字下變頻到基帶得到正交的I，Q信號(hào)。目前，中頻數(shù)字化接收機(jī)已在通訊、雷達(dá)上普遍使用。為適應(yīng)靈活多樣的模式，建立一個(gè)通用的中頻數(shù)字化處理平臺(tái)是十分必要的，現(xiàn)在有較高性價(jià)比的專用DSP芯片也為中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)提供了有力的硬件支持。ISL5416以其強(qiáng)大的可編程能力，使得中頻數(shù)字化接收機(jī)的設(shè)計(jì)變得更為靈活和方便。本文即是采用專用DDC芯片ISL5416實(shí)現(xiàn)雷達(dá)中頻數(shù)字化接收機(jī)的一例。該設(shè)計(jì)非常方便地在信號(hào)中頻實(shí)現(xiàn)了數(shù)字化，而且可通過配置不同參數(shù)，實(shí)現(xiàn)不同模式、不同頻率的接收和解調(diào)。

1 設(shè)計(jì)原理
    中頻數(shù)字化接收機(jī)主要由模數(shù)轉(zhuǎn)換器(ADC)、數(shù)字下變頻器(DDC)組成，如圖1所示。其中，A／D主要完成對(duì)模擬中頻信號(hào)進(jìn)行采樣，得到數(shù)字化的中頻信號(hào)，DDC將感興趣的信號(hào)轉(zhuǎn)換至基帶，同時(shí)做抽樣率變換及濾波處理，得到正交的I，Q信號(hào)送后續(xù)的數(shù)字信號(hào)處理器(DSP)進(jìn)行基帶信號(hào)處理。DDC是整個(gè)中頻數(shù)字化接收機(jī)的核心，DDC由數(shù)控振蕩器(NCO)、混頻器、低通濾波器和抽取器組成。

    設(shè)輸入模擬中頻信號(hào)為：

    本地?cái)?shù)字振蕩器(NCO)產(chǎn)生的正交信號(hào)為：cos(ωcn)和sin(ωcn)，與中頻信號(hào)在混頻器相乘后得：

   
    通過低通濾波器濾除倍頻分量后，可以得到有用的正交I，Q信號(hào)：

    
    由于信號(hào)的采樣頻率較高，也就是上式的I(n)，Q(n)速率很高，一般遠(yuǎn)大于窄帶信號(hào)的帶寬，這時(shí)可對(duì)其進(jìn)行速率轉(zhuǎn)換(抽取)，以降低此時(shí)的輸出數(shù)據(jù)率。不過，抽取后的數(shù)據(jù)率應(yīng)不小于信號(hào)帶寬。在此之前，需經(jīng)抗混疊濾波器濾波，以保證信號(hào)可靠完整地恢復(fù)。
    圖1中的中頻信號(hào)是中頻帶限信號(hào)，如果此時(shí)中頻信號(hào)的中心頻率較低，可取高采樣時(shí)鐘過采樣，依Nyquist采樣定理，取采樣率fs>2fH采樣(fH為信號(hào)的高端)，能夠不混疊地恢復(fù)原信號(hào)。如果此時(shí)中頻信號(hào)的中心頻率較高，采樣率與信號(hào)中心頻率的關(guān)系不滿足Nyquist采樣定理?xiàng)l件，這時(shí)考慮是否滿足帶通信號(hào)的采樣定理。這個(gè)定理是中頻信號(hào)采樣的理論依據(jù)，而Nyquist采樣定理是帶通信號(hào)采樣定理的特例。帶通采樣定理：如果一個(gè)中心頻率為fo頻率帶限信號(hào)，其頻率限制在(fL，fH)內(nèi)。
    fo=(fL+fH)／2，當(dāng)采樣時(shí)鐘fs與fo滿足關(guān)系：

   
式中：n取能滿足fs≥2B的最大正整數(shù)，B=fH-fL，則用fs進(jìn)行等間隔采樣，所得到的信號(hào)采樣值能準(zhǔn)確地確定原信號(hào)。
    滿足式(1)的中心頻率為fo的信號(hào)經(jīng)采樣時(shí)鐘fs采樣后，f(t) 展開項(xiàng)中 cos(2 πfon／fs) 與sin(2πfon／fs)交替取值為零，當(dāng)它們不為零時(shí)，取±1。可交替得到I，Q樣值，不過這時(shí)的I，Q值已是經(jīng)二分之一抽取，時(shí)域相差半個(gè)采樣點(diǎn)，這時(shí)的I，Q值要在時(shí)間上對(duì)齊，符號(hào)修正，這樣就很方便地實(shí)現(xiàn)了下變頻。之后，只要將處理后的數(shù)據(jù)經(jīng)數(shù)字濾波器濾波，按合適的抽取因子抽取就可得到所需的I，Q值。這種方法特別適合用FPGA設(shè)計(jì)的數(shù)字下變頻器，不需要NCO，節(jié)省了設(shè)計(jì)數(shù)字混頻器的邏輯資源，而且早期的商用數(shù)字下變頻器件也是這種數(shù)字混頻器，要求fo，fs滿足式(1)的關(guān)系，如HARIS公司(現(xiàn)為Intersil公司)的HSP43216。
    當(dāng)信號(hào)中心頻率fo較高，即是高中頻信號(hào)時(shí)，用fs對(duì)信號(hào)采樣屬欠采樣。當(dāng)然fo，fs不一定嚴(yán)格滿足式(1)的關(guān)系。fo，fs選用的總原則是從頻譜上分析，采樣后的信號(hào)經(jīng)混頻、濾波和適當(dāng)抽取后，基帶頻譜沒有混疊。本設(shè)計(jì)只是構(gòu)建一個(gè)通用平臺(tái)，以下的設(shè)計(jì)用采樣率80 MSPS時(shí)鐘采樣，中頻信號(hào)為中心頻率10 MHz，帶寬2 MHz，最后輸出數(shù)據(jù)率2．5 MSPS。采樣率和信號(hào)的最高頻率滿足過采樣關(guān)系。

2 器件選用及參數(shù)設(shè)計(jì)
    設(shè)計(jì)中的主要器件：模數(shù)轉(zhuǎn)換器和數(shù)字下變頻器分別選用AD公司的AD6645和Intersil公司的ISL5416，這兩款器件都是具有較高性價(jià)比的器件。AD6645是高速、高性能的模數(shù)轉(zhuǎn)換器，具有14 b，105 MSPS采樣率。該芯片是目前用于直接中頻采樣的性能較好的一款芯片，片內(nèi)包括采保和參考時(shí)鐘，提供CMOS兼容的輸出，輸入信號(hào)帶寬可到270 MHz。
    AD6645的采樣時(shí)鐘要求質(zhì)量高且相位噪聲低，如果時(shí)鐘信號(hào)抖動(dòng)大，信噪比容易惡化，很難保證精度。為了優(yōu)化性能，AD6645的采樣時(shí)鐘采用差分形式。時(shí)鐘信號(hào)可通過一個(gè)變壓器或ECL的差分芯片交流耦合到A／D的時(shí)鐘輸入引腳。
    數(shù)字下變頻器ISL5416是四通道寬帶可編程下變頻器，專為大動(dòng)態(tài)范圍應(yīng)用而設(shè)計(jì)，輸人數(shù)據(jù)率最高可達(dá)95 MSPS，片內(nèi)包含數(shù)控振蕩器(NCO)、數(shù)字混頻器(Mixer)、數(shù)字濾波器(CIC和FIR)、自動(dòng)增益控制AGC和重采樣濾波器等。四個(gè)并行16 b定點(diǎn)或17 b浮點(diǎn)輸入通道，NCO控制字是32 b可編程的、無(wú)雜散動(dòng)態(tài)范圍SFDR>110 dB。數(shù)字濾波器包括可編程級(jí)聯(lián)的CIC濾波器，兩個(gè)可編程的FIR濾波器級(jí)聯(lián)，第一個(gè)FIR濾波器為32階，第二個(gè)FIR濾波器是64階，每個(gè)數(shù)字濾波器后接一個(gè)可編程抽取計(jì)數(shù)器，整個(gè)器件的總抽取比可從1～4 096。數(shù)字AGC增益范圍可達(dá)96 dB,，內(nèi)部數(shù)據(jù)通道是20 b寬度。
    時(shí)序控制和信號(hào)預(yù)處理芯片采用Altera公司的A-PEX系列的一款器件。該芯片包括典型的200 000個(gè)邏輯門，片內(nèi)帶有邏輯存儲(chǔ)單元，具有106 496 b RAM。運(yùn)算速度和內(nèi)部資源能滿足時(shí)序控制和一般信號(hào)處理的要求。這個(gè)系統(tǒng)的時(shí)序控制電路采用Verilog硬件描述語(yǔ)言編程實(shí)現(xiàn)。
    本系統(tǒng)采用AD6645實(shí)現(xiàn)模數(shù)變換，用ISL5416完成數(shù)字下變頻，用FPGA進(jìn)行時(shí)序控制，再配以外圍電路構(gòu)成中頻數(shù)字接收機(jī)電路。用AD6645結(jié)合ISL5416是靈活設(shè)計(jì)中頻數(shù)字接收機(jī)具有較高性價(jià)比的組合。
    本設(shè)計(jì)的主要工作是ISL5416的參數(shù)選取，主要是數(shù)字下變頻器芯片ISL5416的NCO和數(shù)字濾波器的參數(shù)設(shè)計(jì)和設(shè)置。NCO的頻率設(shè)置范圍為-109～+109Hz，本設(shè)計(jì)NCO選用10 MHz。中頻信號(hào)經(jīng)Mixer混頻后，需經(jīng)抗混疊濾波，首先是CIC濾波器，其后是2級(jí)FIR濾波器。CIC一般采取5級(jí)級(jí)聯(lián)，5級(jí)級(jí)聯(lián)可滿足雜波抑制的一般要求。其后第一級(jí)FIR濾波器主要是進(jìn)一步降低CIC后數(shù)據(jù)率，最大化FIR2的效能，F(xiàn)IR2提供最終的濾波效果。中間包括三次抽取。一般抽取器放在濾波器之后，這樣即可濾除高頻分量，又可確保輸出不混疊。圖2是濾波器通道流程圖。

    FIR濾波器可借用專門的濾波器設(shè)計(jì)軟件或Mat-lab軟件設(shè)計(jì)。抽取因子的選取根據(jù)不同采樣率或數(shù)據(jù)率進(jìn)行選取，總抽取因子為各因子相乘，三個(gè)抽取器抽取比的選取，一般考慮將大抽取比放在CIC處，因?yàn)镃IC只做位和加法運(yùn)算，不做乘法運(yùn)算，適合實(shí)時(shí)處理，靈活方便。經(jīng)過大抽取后降低了后面FIR濾波器設(shè)計(jì)的壓力。最后經(jīng)濾波，抽取后總效果應(yīng)做到心中有數(shù)，用Matlab進(jìn)行仿真，以檢驗(yàn)各濾波器設(shè)計(jì)是否合理。
    本設(shè)計(jì)濾波器考慮用5級(jí)CIC級(jí)聯(lián)后8級(jí)抽??；32階FIR濾波器后2級(jí)抽取；64階FIR濾波器后2級(jí)抽取。這樣的總抽取也實(shí)現(xiàn)了2．5 MSPS輸出數(shù)據(jù)率。對(duì)于FIR1濾波器的設(shè)計(jì)參數(shù)：經(jīng)8級(jí)CIC抽取后，其數(shù)據(jù)率為10 MHz。選定32階的FIR濾波器的參數(shù)是：采樣率10 MHz，通帶1 MHz，止帶2．5 MHz，通帶起伏0．01 dB，阻帶衰減80 dB，設(shè)計(jì)結(jié)果如圖3所示。

    對(duì)于FIR2濾波器設(shè)計(jì)參數(shù)：經(jīng)2級(jí)FIR1抽取后，其數(shù)據(jù)率為5 MHz。選定64階FIR濾波器的參數(shù)是：采樣率5 MHz，通帶1 MHz，止帶1．4 MHz，通帶起伏O．01 dB，阻帶衰減80 dB，設(shè)計(jì)結(jié)果如圖4所示。
    ISL5416經(jīng)8級(jí)CIC濾波抽取，2級(jí)32階FIR濾波抽取，2級(jí)64階FIR濾波抽取后總效果用Matlab軟件仿真如圖5所示。圖中顯示了3個(gè)辛格函數(shù)(sinc)的旁瓣。從圖5可以看出，帶外抑制在90 dBFS以下能夠滿足實(shí)際要求。

3 測(cè)試結(jié)果和分析
    利用圖形化編程軟件LabVIEW設(shè)計(jì)一套系統(tǒng)指標(biāo)測(cè)試程序，用該程序?qū)Σ杉臄?shù)據(jù)分析后結(jié)果如圖6所示。圖6所示的是80 MHz系統(tǒng)采樣時(shí)鐘，輸入信號(hào)是10．2 MHz的單點(diǎn)頻信號(hào)，輸出為2．5 MSPS數(shù)據(jù)率?？梢钥闯觯旁氡?SNR)為71 dB，無(wú)雜散動(dòng)態(tài)范圍(SDFR)為77 dB，鏡像抑制比為96 dB。這說明I，Q的正交度高，這一點(diǎn)是模擬中頻接收機(jī)無(wú)法比擬的。

    該中頻數(shù)字接收機(jī)可處理信號(hào)帶寬達(dá)到20 MHz以上，因此能夠滿足通訊和雷達(dá)系統(tǒng)的一般要求，雖然現(xiàn)在流行用FPGA設(shè)計(jì)數(shù)字接收機(jī)，但大容量、高速的FPGA價(jià)格昂貴。另外，軟件設(shè)計(jì)也較復(fù)雜，而ISL5416功能強(qiáng)大，設(shè)計(jì)靈活，價(jià)格適中，因此ISL5416相對(duì)FPGA設(shè)計(jì)具有較大的性價(jià)比優(yōu)勢(shì)。但在使用時(shí)，要注意的是，ISL5416輸出數(shù)據(jù)具有不可恢復(fù)性，若工作時(shí)鐘受干擾或中途切換，輸出數(shù)據(jù)將出錯(cuò)。
    ISL5416提供的兩個(gè)信號(hào)RESET是復(fù)位信號(hào)，SYNCin是全局同步信號(hào)，RESET有效使整個(gè)芯片停止工作，所有寄存器置默認(rèn)值，而SYNCin有效則刷新NCO控制字，抽取計(jì)數(shù)器，則重新啟動(dòng)濾波器。輸出數(shù)據(jù)計(jì)數(shù)器時(shí)鐘和混頻濾波通道時(shí)鐘是兩個(gè)支路時(shí)鐘。因此，系統(tǒng)電路的時(shí)鐘和同步信號(hào)受干擾或中途切換，最好用RESET復(fù)位，再重新加載數(shù)據(jù)工作，不能簡(jiǎn)單用SYNCin來(lái)復(fù)位。

4 結(jié) 語(yǔ)
    目前，中頻數(shù)字化接收機(jī)已在通訊和雷達(dá)產(chǎn)品中普遍運(yùn)用，產(chǎn)品的通用性、可靠性、可移植性代表了產(chǎn)品的生命力，也符合軟件無(wú)線電的思想。本設(shè)計(jì)的電路能夠較好地實(shí)現(xiàn)中頻數(shù)字接收機(jī)的總體指標(biāo)，已在多個(gè)雷達(dá)產(chǎn)品中實(shí)現(xiàn)中頻直接采樣，而且也實(shí)現(xiàn)了米波段射頻直接采樣數(shù)字下變頻，性能穩(wěn)定可靠，實(shí)時(shí)處理性強(qiáng)。