基于CPLD技術(shù)的PC104總線多功能擴(kuò)展卡設(shè)計(jì)

1. 引言
    目前，隨著軍事、工業(yè)、醫(yī)療、體育等領(lǐng)域的控制系統(tǒng)逐漸向著嵌入式、小型化、集成化方向發(fā)展，以嵌入式主板為主控模塊的嵌入式控制系統(tǒng)獲得了長(zhǎng)足發(fā)展。PC104總線嵌入式主板以尺寸小、低功耗、易擴(kuò)展、高集成度、高可靠性以及開(kāi)發(fā)環(huán)境優(yōu)異（多種操作系統(tǒng)支持）等優(yōu)點(diǎn)在這些領(lǐng)域獲得廣泛應(yīng)用。但是，在采用PC104總線嵌入式主板設(shè)計(jì)控制系統(tǒng)時(shí)，PC104總線擴(kuò)展板卡種類不多且功能比較單一，設(shè)計(jì)人員往往需要選擇各種不同功能的板卡組合使用，既造成了資源的浪費(fèi)及設(shè)計(jì)成本的提高，又導(dǎo)致了控制系統(tǒng)的體積增加及可靠性降低。為此，我們?cè)O(shè)計(jì)了這款集成度較高的PC104總線多功能擴(kuò)展卡。
    該多功能擴(kuò)展卡是針對(duì)國(guó)家體育總局奧運(yùn)科技攻關(guān)項(xiàng)目“帆板搖帆訓(xùn)練測(cè)試系統(tǒng)研究”設(shè)計(jì)的。采用ALTERA公司的ACEX1K系列復(fù)雜可編程數(shù)字邏輯器件（CPLD）——EP1K50TI144-4作為主控芯片，集成了8路12位高速模擬量輸入、2路12位模擬量輸出、12路帶光電隔離的24V開(kāi)關(guān)量輸入/輸出及一個(gè)正交解碼電路。設(shè)計(jì)時(shí)的通用性考慮使其可作為各種型號(hào)的PC104總線嵌入式主板（如3寸主板PCM-5820）的擴(kuò)展卡。主板CPU可通過(guò)總線直接訪問(wèn)多功能擴(kuò)展卡的各個(gè)功能電路，訪問(wèn)協(xié)議與臺(tái)灣研華的PCL-818HG、PCL-727板卡兼容。

2. 基于CPLD技術(shù)的PC104總線多功能擴(kuò)展卡的硬件設(shè)計(jì)
    多功能擴(kuò)展卡的硬件設(shè)計(jì)包括電路板硬件設(shè)計(jì)和CPLD內(nèi)部硬件設(shè)計(jì)。
2.1 多功能擴(kuò)展卡的電路板硬件設(shè)計(jì)
    多功能擴(kuò)展卡的電路板硬件設(shè)計(jì)包括：主控電路、模擬量輸入電路、模擬量輸出電路、帶光電隔離的開(kāi)關(guān)量輸入/輸出電路及正交解碼輸入電路。系統(tǒng)原理框圖如圖1所示。
 
圖 1  多功能擴(kuò)展卡電路板硬件設(shè)計(jì)系統(tǒng)原理框圖
2.1.1主控電路
    主控電路由一片CPLD芯片及其編程配置電路（JTAG）、電壓轉(zhuǎn)換電路組成。
    CPLD芯片采用ALTERA公司的ACEX1K系列的復(fù)雜可編程數(shù)字邏輯器件——EP1K50TI144-4。該芯片具有在線可編程功能，內(nèi)部集成邏輯可通過(guò)編程配置電路（JTAG）在線下載，保證了設(shè)計(jì)的靈活性。電壓轉(zhuǎn)換電路提供芯片的工作電壓2.5V（內(nèi)核電壓）和3.3V（I/O電壓）。
2.1.2 模擬量輸入電路
    多功能擴(kuò)展卡提供了8路單端模擬量輸入，模擬量輸入電路由一片12位串行A/D轉(zhuǎn)換器TLC2543及8路前端放大電路組成。電路原理圖如圖2（前端放大電路只介紹一路）所示。前端放大電路的功能是將-10~10V的模擬信號(hào)轉(zhuǎn)換成0~5V的模擬信號(hào)。
 
圖2 多功能擴(kuò)展卡模擬量輸入電路
2.1.3 模擬量輸出電路
    多功能擴(kuò)展卡提供了2路模擬量輸出，模擬量輸出電路由兩片12位并行D/A芯片TLV5619及后端放大驅(qū)動(dòng)電路組成。后端放大電路的功能是將D/A芯片的0~2V的輸出信號(hào)放大到0~10V，并提供一定的電路驅(qū)動(dòng)能力。
2.1.4 開(kāi)關(guān)量輸入/輸出電路
    多功能擴(kuò)展卡提供了12路低電平有效、帶光電隔離的24V開(kāi)關(guān)量輸入/輸出，光電隔離芯片采用TLP281-4。
2.1.5 正交解碼輸入電路
    正交解碼輸入電路是一片單電源、四路差分輸入接收芯片SN75175。接收來(lái)自交流伺服電機(jī)驅(qū)動(dòng)器的兩路正交差動(dòng)光電編碼器輸出信號(hào)，并將其轉(zhuǎn)換成TTL電平，保證了高速、高可靠性的遠(yuǎn)距離信號(hào)傳輸。
2.2 多功能擴(kuò)展卡的CPLD內(nèi)部硬件設(shè)計(jì)
    多功能擴(kuò)展卡的CPLD內(nèi)部硬件設(shè)計(jì)包括：地址分配及譯碼電路、A/D模塊控制電路、
    D/A模塊控制電路、開(kāi)關(guān)量輸入/輸出模塊控制電路和正交解碼模塊控制電路。
2.2.1 地址分配及譯碼電路
    地址分配及譯碼電路包括基地址發(fā)生電路和地址譯碼電路。在與嵌入式主板組成系統(tǒng)時(shí)，相對(duì)于嵌入式主板而言，多功能擴(kuò)展卡是一個(gè)外圍設(shè)備，因此，首先要為該卡設(shè)置一個(gè)與系統(tǒng)內(nèi)的其他外圍設(shè)備不相沖突的基地址，這由擴(kuò)展卡的基地址設(shè)置開(kāi)關(guān)及CPLD內(nèi)部地址分配及譯碼電路完成。地址分配及譯碼電路由數(shù)值比較器74688、譯碼器74154等構(gòu)成，
2.2.2 A/D模塊控制電路
    A/D模塊控制電路的控制邏輯由兩部分組成：其一是實(shí)現(xiàn)嵌入式主板通過(guò)總線訪問(wèn)各模擬通道的A/D轉(zhuǎn)換結(jié)果，由模擬通道選擇寄存器（74273）、轉(zhuǎn)換數(shù)據(jù)寄存器（74374）等構(gòu)成；其二是提供A/D芯片的接口時(shí)序，實(shí)現(xiàn)A/D芯片八個(gè)通道的自動(dòng)采樣和轉(zhuǎn)換，由串/并數(shù)據(jù)轉(zhuǎn)換邏輯（74164）、并/串?dāng)?shù)據(jù)轉(zhuǎn)換邏輯（74165）、通道掃描控制邏輯（AD_CTRL_WORD）、A/D控制時(shí)序邏輯（AD_CTRLREG）等構(gòu)成。A/D模塊控制電路的電路設(shè)計(jì)如圖3所示（轉(zhuǎn)換數(shù)據(jù)寄存器只介紹一路）。

圖3 多功能擴(kuò)展卡A/D模塊控制電路
2.2.3 D/A模塊控制電路
    D/A模塊控制電路由74373 IP軟核及相應(yīng)控制邏輯構(gòu)成，功能是同時(shí)刷新D/A芯片的輸入值。D/A控制模塊電路采用兩級(jí)鎖存電路刷新D/A芯片的輸入值，先置高4位字節(jié)數(shù)據(jù)，再置低8位字節(jié)數(shù)據(jù)，置低字節(jié)數(shù)據(jù)的同時(shí)使能D/A芯片的片選信號(hào)（/CS）、寫信號(hào)（/WE），然后置數(shù)據(jù)鎖存信號(hào)（/LDAC），刷新D/A的輸出。
2.2.4開(kāi)關(guān)量輸入/輸出模塊控制電路
    開(kāi)關(guān)量輸入模塊控制電路由兩片74244 IP軟核及相應(yīng)地址信號(hào)構(gòu)成，開(kāi)關(guān)量輸出模塊控制電路由兩片74273 IP軟核及相應(yīng)地址信號(hào)構(gòu)成。功能是實(shí)現(xiàn)嵌入式主板通過(guò)總線直接訪問(wèn)各路開(kāi)關(guān)量。
2.2.5 正交解碼模塊控制電路
    正交解碼模塊控制電路是針對(duì)正交光電編碼器設(shè)計(jì)的，由方向識(shí)別邏輯（DFF）、閘門時(shí)間定時(shí)器（GATE10MS）、異步清零位置可逆計(jì)數(shù)器（COUNTER_P）、異步清零速度可逆計(jì)數(shù)器（COUNTER_V）等構(gòu)成，可用于測(cè)量電機(jī)輸出軸的轉(zhuǎn)動(dòng)方向、位置、速度等運(yùn)動(dòng)信息。電路設(shè)計(jì)如圖4所示。
 
圖4  多功能擴(kuò)展卡正交解碼模塊控制電路

3 結(jié)論
    該多功能擴(kuò)展卡已經(jīng)成功地應(yīng)用到國(guó)家體育總局奧運(yùn)科技攻關(guān)項(xiàng)目“帆板搖帆訓(xùn)練測(cè)試系統(tǒng)研究”中，成功地完成了對(duì)交流伺服電機(jī)式阻力源的控制。訪問(wèn)協(xié)議與臺(tái)灣研華PC工控機(jī)ISA總線板卡兼容，可獲得組態(tài)軟件編程支持。采用了復(fù)雜可編程邏輯器件（CPLD）技術(shù)，大大提高了系統(tǒng)的可靠性、靈活性。