實(shí)用I／O地址譯碼電路設(shè)計(jì)

0 引言
    PC機(jī)的軟件資源十分豐富，而工控PC機(jī)的應(yīng)用更是日益廣泛。為了達(dá)到與外部相聯(lián)系的目的，通常都會制做A／D、D／A等具有特定功能的卡，然后直接插入PC機(jī)主板的擴(kuò)展槽上，而且每個卡都有自己的I／O地址。PC機(jī)器I／O地址范圍為000~3FFH，其中系統(tǒng)板和計(jì)算機(jī)外設(shè)占用了一部分，給用戶保留了一部分。但用戶地址譯碼要在卡上實(shí)現(xiàn)，并且要避免與其它卡的地址沖突，它的地址應(yīng)能用跳線或其它方法進(jìn)行改變。

1 基于8位比較器的譯碼電路
    該譯碼電路的核心器件為8位比較器74LS688，圖l所示是其電路圖，其中，SW為8位撥段開關(guān)，通過改變其開關(guān)位置，可以達(dá)到改變I／O地址的目的。74LS688比較器的功能見表1所列。當(dāng)Pi=Qi(i=0，l，2…7)時(shí)，輸出有效。參與譯碼的地址線為A0~A9，其中與比較器相連的地址線為A2～A9，而A0一A1則留作卡上芯片的內(nèi)部尋址。該譯碼電路的I／O地址選擇范圍較寬，為000H～3FFH。Pi和Qi的排列沒有按順序排的主要原因是考慮到PCB圖的布線美觀、方便(與比較器引腳有關(guān))。AEN是PC總線的一個輸出信號。表1中的高電平表示計(jì)算機(jī)處于DMA響應(yīng)周期，這時(shí)要禁止I／O地址譯碼。

2 使用局部譯碼的譯碼電路
    使用局部譯碼的譯碼電路其原理圖見圖2所示。該電路的特點(diǎn)是有8路譯碼輸出，并可通過改變跳線S1、S2、S3來改變I／O的地址范圍。設(shè)跳線S1、S2、S3向上短接和非門的輸出相連時(shí)，狀態(tài)為“0”，而向下短接和非門輸入相連時(shí)，狀態(tài)為“1”，那么，會出現(xiàn)如表2所列的I／O地址的選擇范圍。圖2中的S1～S3的狀態(tài)為“000”，其對應(yīng)的譯碼地址便可從表2查得。

3 用8輸入與非門實(shí)現(xiàn)的譯碼電路
    該譯碼電路的原理圖見圖3所示。該電路的優(yōu)點(diǎn)是電路簡單，I／O地址的變換也是通過跳線S1～S4來改變的，地址變換范圍是0BOH~3FFH，為單譯碼輸出。若按圖3所示的跳線位置，則譯碼地址為300H～307H。

4 基于可編程器件GALl6V8的譯碼
    此種譯碼主要適用于邏輯關(guān)系比較復(fù)雜的譯碼電路，其優(yōu)點(diǎn)是設(shè)計(jì)靈活，可編程，改動方便，并可多譯碼輸出。

5 結(jié)束語
    PC總線譯碼電路是PC機(jī)和PC總線與外設(shè)連接的重要部分。本文給出的幾種PC總線譯碼電路，可在使用時(shí)根據(jù)實(shí)際情況靈活選擇，實(shí)際使用證明，本文所介紹的幾種譯碼電路都切實(shí)可行。