寬帶CDMA發(fā)射機(jī)低相噪本振源的設(shè)計(jì)

　　CDMA及碼分多址接入，是一種基于擴(kuò)展頻譜通信技術(shù)的多址接入方式。它采用唯一的碼字將消息信號(hào)擴(kuò)展到相對(duì)更寬的頻帶上，從而減少干擾，增強(qiáng)系統(tǒng)處理能力，并且可以區(qū)分用戶。CDMA多址接入不要求分割頻率和時(shí)間，因而系統(tǒng)容量較高。目前國(guó)際上主流的第三代移動(dòng)通信技術(shù)（WCDMA，CDMA2000以及我國(guó)提出的TD-SCDMA）都采用了CDMA技術(shù)。CDMA收發(fā)信機(jī)將成為今后通信產(chǎn)品的主流。

　　本振源作為CDMA發(fā)射機(jī)心臟，對(duì)通信質(zhì)量有著舉足輕重的影響。CDMA技術(shù)對(duì)線性度和調(diào)制精度有嚴(yán)格的要求，因此，如何根據(jù)整機(jī)指標(biāo)（如：誤差向量幅度-EVM，鄰道功率抑制比-ACPR），尤其是對(duì)本振源要求較高的多模手機(jī)，確定本振源可實(shí)現(xiàn)的具體指標(biāo)（相位噪聲等），并對(duì)電路進(jìn)行設(shè)計(jì)與優(yōu)化，成為各類(lèi)CDMA通信設(shè)備設(shè)計(jì)者的新的挑戰(zhàn)。

　　圖1 CDMA發(fā)射機(jī)框圖

　　本文介紹一款寬帶CDMA發(fā)射機(jī)的本振源設(shè)計(jì)過(guò)程，提供一整套針對(duì)CDMA發(fā)射機(jī)本振電路（鎖相環(huán)路）進(jìn)行的電路指標(biāo)確定、器件選取與參數(shù)設(shè)定以及電路設(shè)計(jì)的方案的可行性評(píng)估。

　　另外，對(duì)發(fā)射機(jī)系統(tǒng)的EVM指標(biāo)進(jìn)行了仿真，從而得出了合理的本振源相位誤差指標(biāo)。為便于設(shè)計(jì)者對(duì)鎖相環(huán)路的優(yōu)化與仿真，筆者還編寫(xiě)了一套ADS鎖相環(huán)路仿真程序，不同于常見(jiàn)的優(yōu)化和計(jì)算在后臺(tái)進(jìn)行的輔助程序。在使用本仿真程序時(shí)，設(shè)計(jì)得可以調(diào)整任意參數(shù)或器件值并迅速獲得與該調(diào)整相應(yīng)的所有關(guān)鍵指標(biāo)（如：相噪、雜散、穩(wěn)定性）的變化。

　　1 原理簡(jiǎn)介

　　寬帶CDMA發(fā)射機(jī)框圖如圖1所示，其中左上部分為本振源電路。單片機(jī)通過(guò)數(shù)據(jù)部控制鎖相環(huán)路芯片（PLL IC）使得該電路可以鎖定在不同的信道上；溫補(bǔ)晶振（TCXO）為鎖相環(huán)路提供精確的參考頻率源；壓控振蕩器（VCO）反饋信號(hào)與該頻率源在PLL IC內(nèi)進(jìn)行鑒相。鑒相輸出通過(guò)電荷泵和環(huán)路濾波器輸出到壓控振蕩器的控制端控制其輸出頻率。

　　2 指標(biāo)設(shè)定

　　與本振源相關(guān)的主要整機(jī)指標(biāo)有：

　　·頻穩(wěn)度：±2×10 -6；

　　·EVM：15%；

　　·帶寬：2.5MHz；

　　·ACPR：-40dB/±2.5MHz。

　　基于上述指標(biāo)，得出以下針對(duì)本振源的一些具體指標(biāo)：

　?。?）參考頻率源頻穩(wěn)定：±1.7ppm（包括溫度頻穩(wěn)度、供電電壓頻穩(wěn)度、負(fù)載牽引頻穩(wěn)定和年老化率累加）。

　?。?）相位誤差：相位誤差是由發(fā)射機(jī)的誤差向量幅度即EVM（The error vector magnitude）決定的，EVM經(jīng)常被用來(lái)描述發(fā)射信號(hào)的調(diào)制精度。TD-SCDMA和WCDMA標(biāo)準(zhǔn)都用此標(biāo)準(zhǔn)來(lái)規(guī)定發(fā)射信號(hào)的質(zhì)量。EVM是對(duì)理想波形與實(shí)際波形之差的度量，如圖2所示。

　　安捷倫公司提供的測(cè)量規(guī)范被廣泛應(yīng)用于測(cè)量?jī)x器和商業(yè)仿真軟件，其具體內(nèi)部如下：

　　設(shè)Z（k）為在kT(T為符號(hào)周期)時(shí)刻通過(guò)理想接收濾波器觀測(cè)待測(cè)發(fā)射機(jī)而得到的復(fù)向量，S（k）為理想歸一化的單位圓上的參考向量。則Z（k）可以表示為：

　　Z(k)=[C0+C1(S(k)+E(k))]Wk　　 　　　 (1)

　　其中，W=eΔr+jΔα為頻率偏移（Δα弧度/符號(hào)）以及幅度變化率（Δr奈培（衰耗單位）/符號(hào)）；C0為一恒定的復(fù)數(shù)偏移量，代表正交調(diào)制器的不平衡性；C1為一復(fù)數(shù)常量，代表發(fā)射機(jī)的任意相位和輸出功率；E（k）代表抽樣S（k）的殘差。

　　則誤差向量的總平方和為：

　　其中，C0，C1和W應(yīng)使上式取得最小值，在此條件下求得每一個(gè)符號(hào)各自所對(duì)應(yīng)的最小誤差向量E（k）。

　　EVM定義為誤差向量E（k）的幅度的均方根值，即：

　　其中，N=MAX-MIN+1，而MAX和MIN為EVM測(cè)量信號(hào)段的第一個(gè)符號(hào)和最后一個(gè)符號(hào)的排序數(shù)。

　　由以上定義可以看出：發(fā)射機(jī)的信噪比和非線性都可能造成EVM的變化。而且這些因素對(duì)EVM的影響并能做簡(jiǎn)單的線性疊加。為便于通過(guò)EVM指標(biāo)確定鎖相環(huán)路的具體指標(biāo)，筆者利用ADS進(jìn)行了系統(tǒng)仿真。在考慮功率放大器（PA）的非線性的前提下-設(shè)定PA增益為11.5dB，三階交調(diào)點(diǎn)為28.5dBm，輸入功率為10dBm，通過(guò)仿真認(rèn)為將本振的EVM定為<2%是合理的。

　?。?）鑒相頻率：因帶寬為2.5MHz，所以鎖相環(huán)鑒相頻率亦設(shè)為2.5MHz。

　　（4）雜散相噪（Spur）：雜散相噪一般由鄰道功率抑制比即ACPR（Adjacent Channel Power Ratio）決定。

　　ACPR，有時(shí)被稱為ACLR（Adjacent Channel Leakage Ratio）。其定義為發(fā)射功率與相鄰信道上的測(cè)得功率之比。一般主要由發(fā)射機(jī)（尤其PA）的非線性所至。但對(duì)于直接上變頻的調(diào)制方法來(lái)說(shuō)，本振源在鄰道上的雜散（Spur）對(duì)該指標(biāo)亦有一定的影響。

　　為使得該頻率點(diǎn)上的Spur不影響整機(jī)的ACPR（ACPR<-40dBc/±2.5MHz），設(shè)定該點(diǎn)上（±2.5MHz）的相噪相對(duì)幅度為-120dBc。

　　3 器件選取與參數(shù)確定

　　3.1 參考頻率源的選取

　　通過(guò)上述指標(biāo)的確定，參數(shù)頻率源的頻率穩(wěn)定度應(yīng)為：±1.7ppm(包括溫度頻穩(wěn)定、供電電壓頻穩(wěn)定、負(fù)載牽引頻穩(wěn)定和年老化率累加)。為便于確定鎖相環(huán)路的分頻比，設(shè)定其工作頻率20MHz=8×2.5MHz（信道帶寬）。

　　3.2 鎖相環(huán)芯片的選取與參數(shù)設(shè)定

　　a.芯片選取

　　芯片選取方面決定選用美國(guó)國(guó)家半導(dǎo)體（National Semiconductor）鎖相環(huán)芯片。本設(shè)計(jì)在EVM調(diào)制精度方面要求嚴(yán)格，它與本振源相噪之間的關(guān)系為：

　?。?）式中，L（f）為相位噪聲密度。因此鎖相環(huán)的相位噪聲成為設(shè)計(jì)成功與否的關(guān)鍵。首先，對(duì)鎖相環(huán)路的種類(lèi)進(jìn)行選擇（見(jiàn)表1）。

　　表1 PLL IC種類(lèi)與性能比較

鎖相環(huán)集成電路的種類(lèi)	小數(shù)分頻集成鎖相環(huán)路	整數(shù)分頻集成鎖相環(huán)路	雙鎖相環(huán)路集成電路
相噪特性	分頻比N可以比較大，從而適當(dāng)?shù)販p小噪聲，但受到晶振、合理分頻比和小數(shù)分頻器補(bǔ)償電路噪聲限制。	IC噪聲可以做的較低，不存在小數(shù)分頻產(chǎn)生的噪聲。1Hz歸一化噪聲好于小數(shù)分頻器。	鎖相環(huán)之間容易產(chǎn)生噪聲干擾，而本設(shè)計(jì)采用直接上變頻，不需要中頻鎖相。

　　由表1可以看出，單鎖相環(huán)整數(shù)分頻器應(yīng)為首選。

　　為達(dá)到相噪最小化的目的，在選用鎖相環(huán)IC時(shí)，筆者著重考察了1Hz歸一化鑒相器噪聲的指標(biāo)。理論上，該參數(shù)是在鑒相頻率為1Hz時(shí)的鑒相器引起的相位噪聲。它是基于參考頻率源、分頻器和VCO對(duì)于帶內(nèi)噪聲的貢獻(xiàn)一般遠(yuǎn)小于鑒相器噪聲的實(shí)際情況而設(shè)定的一個(gè)技術(shù)指標(biāo)。

　　相位噪聲=(1Hz歸一化鑒相器噪聲)+10·log（比較頻率）+20·log（反饋支路分頻比N）

　　在National Semiconductor所有的單環(huán)數(shù)分頻的鎖相環(huán)芯片中，LMX2347的1Hz歸一化鑒相器噪聲值最低，為-220dBc/Hz，而其他芯片一般在-210dBc以上。計(jì)算機(jī)仿真結(jié)果表明，當(dāng)1Hz一化鑒相器噪聲的值為-210dBc時(shí)，其相應(yīng)EVM值為2.9%，而在-220dBc時(shí)為1.06%（比較頻為2.5MHz時(shí)）。因此，選擇LMX2347成為必然。

　　b.分頻比的確定

　　由于本項(xiàng)目的信道寬度為2.5MHz，因此理想的比較頻率應(yīng)為2.5MHz。此時(shí)，分頻比N為1470/2.5=588，但LMX2347僅能產(chǎn)生992到32767范圍內(nèi)的連續(xù)分頻比，因此，決定選擇比較頻率為1.25MHz。做出該選擇副作用是由于N值的增加，整體相噪會(huì)增加3dB。即使LMX2347的相噪特性下降3dB，其整體特性仍至少優(yōu)于其他芯片-210-（-220）-3dB=7dB。而且實(shí)際仿真表明，當(dāng)比較頻率為1.25MHz時(shí)，EVM為1.66%，仍舊滿足設(shè)計(jì)要求。

　　3.3 VCO的選取與指標(biāo)設(shè)定

　　相位噪聲是VCO設(shè)計(jì)的關(guān)鍵指標(biāo)。由公式（5）求得合理的VCO在10kHz上的相噪為-95dBc/Hz。

　　其中，k為相位噪聲譜中帶內(nèi)最低相噪密度，單位是dBc/Hz，p是帶內(nèi)峰值相噪。

　　為減小VCO輸入電容對(duì)環(huán)路濾波器的影響，規(guī)定其輸入電容應(yīng)小于10pF。

　　圖片看不清楚？請(qǐng)點(diǎn)擊這里查看原圖（大圖）。

　　圖3 PLL仿真結(jié)果

　　4 電路設(shè)計(jì)與仿真

　　為了方便電路的設(shè)計(jì)與調(diào)試，筆者編寫(xiě)了一套ADSPLL仿真程序。該程序可以靈活地選擇濾波器階數(shù)，并可在每次參數(shù)變化后一性給出與該次變化相對(duì)應(yīng)的相噪、雜散、相位余量等參數(shù)，使設(shè)計(jì)者在器件值變化后可了解PLL的整體特性。

　　仿真軟件以環(huán)路濾波器Z參數(shù)中的Z21代表環(huán)路增益，從而使得環(huán)路濾波器拓?fù)浣Y(jié)構(gòu)可以隨便調(diào)整。另外，由于ADS軟件自身的優(yōu)點(diǎn)，該仿真軟件可以對(duì)任何指標(biāo)進(jìn)行參數(shù)優(yōu)化，從而得出最優(yōu)的電路參量。在相位噪聲方面，該仿真程序考慮了1Hz鑒相器相噪、VCO相噪以及環(huán)路濾波器各電阻所引入的噪聲?？傇肼暈楦鞑糠衷肼曉赑LL輸出端的疊加，如（6）式。

　　TotalNoise(f)=10log(10PLLNoise(f)/10+10CCONoise(f)/10+10R2-Nsise(f)/10+10R3_Noise(f)/10+10R4_Noise(f)/10+10TotolSpur(f)/10) (6)

　　該程序給出了PLL電路的開(kāi)環(huán)增益及相位變化。相位余量對(duì)應(yīng)于增益為0dB時(shí)的相位變化?？紤]到本振源對(duì)ACPR參數(shù)的影響，在該仿真程序中加入比較頻率上的雜散噪聲。

　　PLL IC的雜散噪聲由漏電雜散噪聲（Leakage Spur）和脈沖雜散噪聲（Pulse Spur）構(gòu)成，其計(jì)算公式分別為：

　　LeakageSpur=BaseLeakageSpur+20log(LeakageCurrent/kφ)+SpurGain （7）

　　PulseSpur=BasePulseSpur+SpurGain+40log(Fcomp/1·Hz) （8）

　　其中，BaskLeakageSpur為常量16dBc，LMX2347的BasePulseSpur為-322dBc，SpurGain為雜散頻點(diǎn)上的環(huán)路增益，Leakage為電荷泵在三態(tài)高阻上的漏電流，Kφ為鑒相增益，F(xiàn)spur為雜散頻點(diǎn)的頻率。

　　為增強(qiáng)對(duì)雜散噪聲抑制以提高鄰道抑制（ACPR）性能，并考慮到1.25MHz的比較頻率，本設(shè)計(jì)采用4階環(huán)路濾波器，在仿真過(guò)程中主要以雜散噪聲抑制為優(yōu)化目標(biāo)，優(yōu)化仿真結(jié)果如圖3，其中標(biāo)“□”的線為閉環(huán)增益與相位響應(yīng)，標(biāo)“×”的線為開(kāi)環(huán)響應(yīng)?！啊稹本€為總相位噪聲。

　?。?）相位噪聲參數(shù)：根據(jù)仿真生的相噪密度，求得PLL電路產(chǎn)生的RMS Phase error=0.95°,EVM為1.66%<2%,滿足指標(biāo)要求；

　　（2）定時(shí)間：664.5μs；

　?。?）穩(wěn)定性：相位余量32°；

　?。?）2.5MHz上相噪與雜散之和為-157.4，可見(jiàn)該本振源的雜散噪聲對(duì)2.5MHz上的ACPR影響極小。

　　以上方法可以廣泛應(yīng)用于各種寬帶CDMA（如WCDMA、CDMA2000等）通信電路的設(shè)計(jì)。