用于Sigma-Delta調(diào)制器的低電壓跨導(dǎo)運(yùn)算放大器
掃描二維碼
隨時(shí)隨地手機(jī)看文章
摘要:跨導(dǎo)運(yùn)算放大器是模擬電路中的重要模塊,其性能往往會(huì)決定整個(gè)系統(tǒng)的效果。這里設(shè)計(jì)了一種適用于高階單環(huán)Sigma-Delta調(diào)制器的全差分折疊式共源共柵跨導(dǎo)運(yùn)算放大器。該跨導(dǎo)運(yùn)算放大器采用經(jīng)典的折疊式共源共柵結(jié)構(gòu)。帶有一個(gè)開關(guān)電容共模反饋電路。運(yùn)算放大器使用SIMC O.18μm CMOS混合信號(hào)工藝設(shè)計(jì),使用Spectre對(duì)電路進(jìn)行整體仿真,仿真結(jié)果表明,負(fù)載電容為5 pF時(shí),該電路直流增益可達(dá)72 dB、單位增益帶寬91.25MHz、相位裕度83.35°、壓擺率35.1 V/μs、功耗僅為1.41 mW。本設(shè)計(jì)采用1.8 V低電源電壓供電,通過對(duì)電路參數(shù)的優(yōu)化設(shè)計(jì),使得電路在低電壓條件下仍取得良好的性能,能滿足sigma Delta調(diào)制器高精度的要求。
關(guān)鍵詞:跨導(dǎo)運(yùn)算放大器;折疊式共源共柵;COMS;sigma-Delta調(diào)制器
在小尺寸、高性能、便攜的移動(dòng)通訊和消費(fèi)電子產(chǎn)品的需求飛速增長的帶動(dòng)下,sigma-Delta型模數(shù)轉(zhuǎn)換器得到了更廣泛的研究和使用。Sigma-Delta模數(shù)轉(zhuǎn)換器具有對(duì)電路匹配精度要求很低,精度高等特點(diǎn),以跨導(dǎo)運(yùn)算放大器OTA(Operational Ttansconoluctance Amp-lifier)為核心的調(diào)制器是Sigma-Delta模數(shù)轉(zhuǎn)換器電路中的模擬電路部分。其結(jié)構(gòu)選擇和電路參數(shù)設(shè)計(jì)都極大影響著整個(gè)模數(shù)轉(zhuǎn)換器所達(dá)到的速度和精度。
這里提出了一種用于16位三階單環(huán)CIFB型Sigma-Delta調(diào)制器的全差分折疊式共源共柵跨導(dǎo)運(yùn)算放大器設(shè)計(jì)方案,其電路仿真結(jié)果顯示,該設(shè)計(jì)性能指標(biāo)達(dá)到該調(diào)制器所需要求。
1 電路性能要求及結(jié)構(gòu)參量
1.1 跨導(dǎo)運(yùn)算放大器指標(biāo)分析
運(yùn)放的有限增益會(huì)引起相位偏移,從而將造成噪聲傳輸函數(shù)(NTF)的零點(diǎn)偏離正常位置。三階單環(huán)CIFB型Sigma-Delta調(diào)制器是用巴特沃茲三階濾波器實(shí)現(xiàn)的,這種結(jié)構(gòu)的優(yōu)點(diǎn)是對(duì)系數(shù)不敏感,允許系數(shù)和零極點(diǎn)位置。三階單環(huán)CIFB型Sigma-Delta調(diào)制器是用巴特沃茲三階濾波器實(shí)現(xiàn)的,這種結(jié)構(gòu)的優(yōu)點(diǎn)是對(duì)系數(shù)不敏感,允許系數(shù)和零極點(diǎn)存在較大的容差,因此對(duì)運(yùn)放的增益要求較低。通常運(yùn)放增益大于60 dB就不會(huì)影響調(diào)制器的性能。
積分器的輸出電壓需要一定的建立時(shí)間,一部分是非線性轉(zhuǎn)換時(shí)間tSR,取決于運(yùn)放的壓擺率,另一部分是線性建壓時(shí)間tL,取決于運(yùn)放的單位增益帶寬。為了防止諧波出現(xiàn)在輸出中,積分器的輸出必須在半個(gè)時(shí)鐘周期內(nèi)建立
圖1為三階單環(huán)調(diào)制器行為級(jí)仿真模型,根據(jù)圖l的行為級(jí)綜合結(jié)果,只有OTA的壓擺率大于40 V/μs,單位增益帶寬大于50 MHz才能滿足式(1)的要求。
1.2 電路結(jié)構(gòu)考慮
跨導(dǎo)運(yùn)算放大器主要有兩級(jí)運(yùn)放、增益增強(qiáng)型、套筒式共源共柵和折疊式共源共柵等。其中,在兩級(jí)放大結(jié)構(gòu)中,次極點(diǎn)頻率由負(fù)載電容決定,使其帶寬較小,速度受到限制,且功耗較大,電源抑制比和共模抑制比較差。套筒式共源共柵結(jié)構(gòu)具有頻率特性好、功耗低等特點(diǎn)。然而,在低電源電壓下,其輸出擺幅和共模輸入范圍難以達(dá)到預(yù)期要求。增益增強(qiáng)型運(yùn)放,雖然有著很高的直流增益但有著巨大的功率消耗,并不適用于該系統(tǒng)設(shè)計(jì)。綜合考慮,采用速度較快,輸出擺幅較大,共模輸入范圍廣,性能折中的折疊式共源共柵結(jié)構(gòu)。
2 電路分析與設(shè)計(jì)
2.1 折疊式共源共柵跨導(dǎo)運(yùn)算放大器
折疊式共源共柵跨導(dǎo)運(yùn)算放大器的輸入管有兩種選擇,NMOS輸入對(duì)管具有較高的跨導(dǎo),能使運(yùn)放達(dá)到較高的直流增益,但需要采用PMOS作為共源共柵管。在同樣的偏置條件下,PMOS管的跨導(dǎo)為NMOS管的40%~50%,從而限制了運(yùn)算放大器的次極點(diǎn)頻率。如果采用PMOS作為輸入級(jí),運(yùn)放則具有較低的噪聲和較高的次極點(diǎn)頻率,噪聲較低,但直流增益較小。由于本設(shè)計(jì)對(duì)直流增益要求不高。故采用PMOS輸入??鐚?dǎo)運(yùn)算放大器結(jié)構(gòu)如圖2所示。
VM1和VM2是PMOS輸入差分對(duì)管將輸入差分電壓轉(zhuǎn)化成差分電流,經(jīng)VM5和VM6后產(chǎn)生輸出電壓。VM11為長尾電流沉為輸入差分對(duì)管提供靜態(tài)工作電流,同時(shí),提高輸入共模抑制比(CMRR)。對(duì)電路進(jìn)行小信號(hào)分析,可得到折疊共源共柵運(yùn)放的直流增益
式中,r0為MOS管小信號(hào)輸出電阻,與溝道長度成正比;gm是MOS管的跨導(dǎo)。
該運(yùn)放的主極點(diǎn)為
在只考慮主要的電容即VM5的柵源電容時(shí),次極點(diǎn)為
由式(5)可知,改變電路工作電流與負(fù)載電容同樣可以改變SR。本設(shè)計(jì)中負(fù)載電容CL取5pF,考慮到運(yùn)放工作的穩(wěn)定性。必須保證運(yùn)放的相位裕度PM大于60°。增大工作電流,將提高運(yùn)放的直流增益與單位增益帶寬GBW,同時(shí)提高SR,但會(huì)導(dǎo)致PM下降電路功耗增加。所以運(yùn)放的工作電流應(yīng)進(jìn)行折中考慮。
2.2 共模反饋電路
全差分運(yùn)放中運(yùn)放反饋回路只提供差模電壓而不提供共模電壓,需要運(yùn)用共模反饋電路(CMFB)來穩(wěn)定差分輸出信號(hào)的共模電壓,此電路如圖3所示。
Sl、S2為兩相不重疊時(shí)鐘信號(hào)。Vout為運(yùn)放的輸出電壓信號(hào)。Vcm為運(yùn)放共模輸出電壓的期望值,此處為輸入信號(hào)。Vb4為共模反饋電路的調(diào)節(jié)電壓,此處連接運(yùn)放VM3、VM4的柵極,Vb4與Vout在運(yùn)放中構(gòu)成負(fù)反饋。Vbais為Vb4期望電壓值。在時(shí)鐘S1工作時(shí),S2斷開,C1兩端充電,電荷量為Q1=2C1(cm/Vbais)。同時(shí)電容C2兩端電荷總量為Q2=C2(Vout+ +Vout- -2Vb4),時(shí)鐘S2工作時(shí),C1與C2并聯(lián),此時(shí)電路中電容的總電荷量為:
根據(jù)電荷守恒定律可得Q1+Q2=Q3,即:
若運(yùn)放實(shí)際輸出共模電壓大于理想值Vcm,則Vb4增大,Vout減??;若運(yùn)放實(shí)際輸出共模電壓小于理想值,則Vb4減小,Vout增大。共模反饋電路通過改變運(yùn)放的柵極電壓,利用負(fù)反饋實(shí)現(xiàn)運(yùn)放共模輸出電壓的穩(wěn)定。根據(jù)式(6)可得:C1與C2分別為0.1 pF和0.4 pF。
3 仿真結(jié)果與分析
基于SMIC 0.18μm PDK設(shè)計(jì)了全差分折疊式共源共柵跨導(dǎo)運(yùn)算放大器,并完成了版圖設(shè)計(jì),如圖4所示。
通過Spectre對(duì)該運(yùn)放進(jìn)行仿真分析,在工作溫度為27℃,工作電壓為1.8V,負(fù)載電容為5 pF的條件下,得到的幅頻特性曲線如圖5所示。直流增益為72dB、單位增益帶寬為91.06 MHz,相位裕度為83.4°,電路達(dá)到穩(wěn)定狀態(tài)。
表l對(duì)采用相同電路結(jié)構(gòu)的文獻(xiàn),文獻(xiàn)和本設(shè)計(jì)進(jìn)行性能比較??梢娫撛O(shè)計(jì)具有良好的綜合性能。
4 結(jié)論
基于SIMC O.18μm CMOS混合信號(hào)工藝制程設(shè)計(jì)的用于Sigma-Delta調(diào)制器的全差分折疊式共源共柵跨導(dǎo)運(yùn)算放大器,通過對(duì)電路參數(shù)的優(yōu)化,無需增加電路的復(fù)雜度,在1.8 V的低壓供電環(huán)境下取得良好的綜合性能,完全滿足Sigma-Delta調(diào)制器實(shí)際應(yīng)用需要。