快捷式8位高速A-D轉(zhuǎn)換器電路及原理介紹

電路的功能

高速8位A-D轉(zhuǎn)換器用來處理視頻寬帶信號或用于高速電路中。

UPD6950C是由C-MOS電路組成的快速ADC，轉(zhuǎn)換速率達(dá)15MSFS，模擬信號讀入時大約為30NS，并由下一個間時鐘脈沖鎖存數(shù)據(jù)。工作電源為單極+5V，消耗功率400MW屬于快速、低功耗器件。

電路工作原理

IC內(nèi)部為快捷式，由256個電壓比較器、產(chǎn)生基準(zhǔn)電壓的電阻分壓電路、鎖存256-8位的編碼器或8位數(shù)據(jù)鎖存器組成。

A-D轉(zhuǎn)換原理非常簡單，256個比較器接通幾個進(jìn)行轉(zhuǎn)換，其個數(shù)可由譯碼器譯成8位數(shù)字?jǐn)?shù)據(jù)。

基準(zhǔn)電壓加在電阻分壓電路的兩端，其電壓范圍為2.5V~VDD-1（V），內(nèi)部電阻為1.5K，所以分壓電阻有1.6~2.6MA的電流流過。

如果基準(zhǔn)電壓為2.56V，1LSB的平均電壓為10MV，這從直覺上是很容易理解的。本電路使用了并聯(lián)調(diào)節(jié)器，基準(zhǔn)電壓可調(diào)范圍約為：2.5~3.75V。

由于TL431C的內(nèi)部基準(zhǔn)約為2.5V，基準(zhǔn)電壓不能降到2.5V以下，所以可進(jìn)行A-D轉(zhuǎn)換的輸入電壓范圍為0V~基準(zhǔn)電壓。在測量中，有時要求輸入0~5.0~10V的電壓，所以在輸入端加了衰減器，0~10V時用1/3.9的分壓器，即R1=2.9R2。

要使本電路工作，須加外部時鐘脈沖，最高時鐘頻率可達(dá)15MHZ。應(yīng)注意數(shù)據(jù)的時序問題：第一個時鐘周期用于A-D轉(zhuǎn)換，第二個時鐘周期用來在8位數(shù)據(jù)寄存器上寄存轉(zhuǎn)換好的數(shù)據(jù)，再延遲一個時鐘周期才能獲得轉(zhuǎn)換數(shù)據(jù)。這種時序適用于進(jìn)行連續(xù)，如用觸發(fā)式轉(zhuǎn)換、則要兩個時鐘脈沖信號。

照片A示出了用10MHZ的時鐘頻率進(jìn)行連續(xù)轉(zhuǎn)換的最低有效位和最高有效位的輸出。時鐘脈沖位置對應(yīng)的數(shù)據(jù)是前一個時鐘周期轉(zhuǎn)換和數(shù)據(jù)，所以10NS+33NA才是真正的轉(zhuǎn)換時間，不過轉(zhuǎn)換時間通常仍取33NA。

當(dāng)輸入電壓于基準(zhǔn)電壓時，“OVER”端為“H”電平，數(shù)據(jù)位也均被置為“H”電平。數(shù)據(jù)位也均被置為“H”電平。

組裝注意事項

在高壓電路中，組裝得如何將直接影響電路的性能，為防止輸入信號線與邏輯線路耦合，線路板地線布置范圍要大，模擬部分與數(shù)字部分要分開。在電路圖中，A-D轉(zhuǎn)換器左側(cè)為模擬部分，右側(cè)為數(shù)字部分，組裝電路時應(yīng)注意。本電路采用5V單極電源，，因此要十分注意模擬、數(shù)字的接地處。