PLL-VCO制作方法介紹
在此說(shuō)明以晶體振蕩器做為基準(zhǔn)振蕩器，將其與VCO以及PLL電路組合成為信號(hào)產(chǎn)生器的情形也被稱為頻率合成器。
此一PLL-VCO電路的設(shè)計(jì)規(guī)格如表l所示。振蕩頻率范圍為40M~60MHz內(nèi)的10MHz寬。每一頻率階段(step)寬幅為10kHz。頻率的穩(wěn)定度目標(biāo)與晶體振蕩電路相近。
PLL-VCO的工作原理
| 表一 PLL-VCO的設(shè)計(jì)規(guī)格 | |
| 振蕩頻率 | 40M-60MHz中的10MHz寬幅 |
| 頻率階段 | 10KHz |
| 頻率穩(wěn)度 | 與晶體振蕩器同等 |
| 振蕩波形 | 正弦波 |
| 溫度范圍 | 0-50℃ |
| 電源電壓 | 12~15V |
表1 PLL-VCO的設(shè)計(jì)規(guī)格
(根據(jù)使用目的與規(guī)格，決定振蕩頻率與頻率階段。頻率穩(wěn)定度高，且可以做階段性變化。)
圖3所示的為此將制作的PLL．VC0電路之方塊圖。假設(shè)VCO電路的振蕩頻率為53.29MHz工作原理。
(利用數(shù)字設(shè)定用SW設(shè)定BCD符碼，做為頻率的設(shè)定，將晶體與VCO電路做相位比較，以達(dá)頻率穩(wěn)定化。)
首先，利用晶體產(chǎn)生10.24MHz之振蕩。再將此做1024分頻，產(chǎn)生fr=10kHz的基準(zhǔn)頻率。
另外，將VCO電路之振蕩頻率fosc利用N分頻電路做N分頻成為fo也即是，fo=fosc/N。此一分頻比N之值，是利用數(shù)字設(shè)定用SW，根據(jù)BCD (Binary Coded Decimal)符碼而設(shè)定的。
接著，利用相位比較器做fr與fo的相位比較。如果frfo時(shí)，會(huì)發(fā)生誤差檢出脈波。此再利用回路濾波器積分成為直流電壓，以此控制VC0振蕩電路，使fr=fo。
在PLL電路成為鎖栓(Locked)狀態(tài)時(shí)，VCO的振蕩頻率應(yīng)該為fosc=N x f0=N x fr
假設(shè)數(shù)字設(shè)定用SW所設(shè)定的數(shù)字為"5329"時(shí)，fosc成為fosc=5329×10kHz=53.29MHz
所以，只要改變數(shù)字設(shè)定用SW所設(shè)定的數(shù)字，便可以改變VCO的振蕩頻率。
因此，PLL電路為利用頻率反饋控制，使fr=fo。而且由于fr是經(jīng)由晶體振蕩器的頻率分頻而得，所以，PLL的VCO所產(chǎn)生的頻率穩(wěn)定度可以與晶體振蕩器比美。
PLL用IC MC145163P
此所使用的PLL用IC為Motorola公司的MC145l63P。圖4所示的為MC145163P的特性與端子連接圖，以及方塊圖。
此一IC內(nèi)含有可以產(chǎn)生基準(zhǔn)頻率fr的晶體振蕩電路與分頻電路，將VCO信號(hào)分頻用的N分頻電路，以及將fo與fr做為此較用的相位比較電路。
此一IC為28個(gè)端子DIP型。電源電壓為3~9V工作原理，工作原理頻率為30MHz(電源電壓5V)，如果電源電壓成為9V時(shí)，工作原理頻率可以延伸至80MHz。因此，對(duì)于設(shè)計(jì)規(guī)格為40M~60MHz而言，不會(huì)有問(wèn)題。
圖4MCl45163P的構(gòu)成
(此為L(zhǎng)SI，集積度高，與VCO電路配合，可以組成PLL電路。)
電路的接地 VDD（3端子） 正電源（+5V） OSCin(26端子，27端子)
MC145163P主要功能端口說(shuō)明
fin
(1端子)頻率合成器的可程式化計(jì)數(shù)器（/N計(jì)數(shù)器部）的輸入，通常fin 可以從VCO取得，以AC結(jié)合連接至1端子。在標(biāo)準(zhǔn)CMOS邏輯位準(zhǔn)之大振幅信號(hào)的場(chǎng)合，也可以采用直接結(jié)合。
Vss
(2端子)
PDout
(4端子)當(dāng)伯VCO控制信號(hào)，由相位比較器的3狀態(tài)輸出。
頻率fv > fr或fv相位前進(jìn)；負(fù)脈波。
頻率fv < fr或fv相位延遲；正脈波。
頻率fv = fr與同相位；高阻抗?fàn)顟B(tài)。
RA0
RA1（5端子，6端子）由這些輸入，設(shè)定基準(zhǔn)分頻器（R計(jì)數(shù)器）的分頻比。分頻比可以從512，2048，4096中選擇。
ΦR，ΦV
（7端子，8端子）利用這些相位比較器的輸出，與通低頻慮波器組合，成為VCO的控制信號(hào)。
頻率fv > fr或相位前進(jìn)的場(chǎng)合：
ΦV 會(huì)發(fā)生L脈波，ΦR 會(huì)維持H。
頻率fv < fr或fv相位延遲的場(chǎng)合：
ΦV 維持H， ΦR產(chǎn)生L脈波。
頻率fv = fr與同相位的場(chǎng)合：
ΦV ，ΦR 都成為H。
BCD輸入
（9端子-24端子）這 些的輸入數(shù)據(jù)，在N計(jì)數(shù)器的內(nèi)容成為時(shí)，會(huì)被預(yù)先設(shè)定（preset）.
9端子為100位數(shù)的LSB，24端子為100位數(shù)的MSB，由于內(nèi)藏有pull down電阻。因此，在輸入開(kāi)放時(shí)成為L位準(zhǔn)。利用BCD數(shù)字設(shè)定SW的使用，可以任意設(shè)定3至9999為止的任意分頻比。
REFout
(25端子)內(nèi)部基準(zhǔn)振蕩器外部基準(zhǔn)信號(hào)的緩沖輸出。
OSCout,
在這些端子上連接水晶振蕩子時(shí)，便成為基準(zhǔn)振蕩器。使用適當(dāng)值的電容連接OSCin與接地間，以及OSCout與接地間。OSCin也成為外部一產(chǎn)生基準(zhǔn)信號(hào)的輸入。這些信號(hào)通常在OSCin做AC結(jié)合。但是，在大振幅信號(hào)（CMOS邏輯位準(zhǔn)）的組合，則使用DC結(jié)合。在外部基準(zhǔn)Mode中，不必要與OSCout連接。
LD（28端子）
PLL鎖栓檢知信號(hào)，在PLL回路成為鎖栓時(shí)（fr與fv的頻率與相位為相同時(shí)）成為H，不成為鎖栓時(shí)則產(chǎn)生脈波。
圖5所示的為實(shí)際的PLL-VCO電路的構(gòu)成。
圖5 PLL-VCO電路圖
下載文檔
