基于LPC2132數(shù)字信號源的設(shè)計與實現(xiàn)

摘要：介紹了基于LPC2132為主控芯片的數(shù)字信號發(fā)生器的設(shè)計方法，分別采用直接數(shù)字頻率合成(DDS)芯片和可編程邏輯器件(CPLD)產(chǎn)生正弦波、方波和三角波，并設(shè)計了模擬信號放大與增益控制電路。通過鍵盤可方便的切換不同信號，實現(xiàn)了波形穩(wěn)定、精度較高、幅頻在規(guī)定范內(nèi)可調(diào)的新型數(shù)字信號源。
關(guān)鍵詞：LPC2132；數(shù)字信號源；DDS；CPLD

    在計算機(jī)控制技術(shù)、通信技術(shù)飛速發(fā)展的今天，信號源作為現(xiàn)代電子產(chǎn)品設(shè)計和生產(chǎn)中的重要工具，其應(yīng)用越來越廣泛，對信號源的頻率范圍、穩(wěn)定度、幅值與頻率微調(diào)等提出較高的要求，普通的信號源已經(jīng)不能滿足現(xiàn)代電子技術(shù)的要求，因此，低成本高精度信號源的設(shè)計，在高校教學(xué)和產(chǎn)品開發(fā)中的推廣使用具有非常重要的意義。本設(shè)計以PHILIPS公司生產(chǎn)的LPC2132微控制器為主控芯片，采用專用的直接數(shù)字合成(DDS)芯片AD9850產(chǎn)生正弦波和方波，的采用LPC2132+CPLD(EPM7128AETC100)方案產(chǎn)生三角波，設(shè)計了模擬信號放大與增益控制電路。可以實現(xiàn)多種波形輸出，輸出信號頻率和電壓峰-峰值步進(jìn)可調(diào)，是一款新型的數(shù)字可調(diào)信號源。

1 系統(tǒng)原理與硬件設(shè)計
    信號源的硬件整體結(jié)構(gòu)如圖1所示。以單片機(jī)LPC2132為控制核心，主要由鍵盤與LCD顯示模塊、正弦波和方波發(fā)生模塊(DDS)、三角波發(fā)生模塊(CPLD與高速D／A)、增益控制和放大模塊組成。系統(tǒng)設(shè)計方案是根據(jù)信號源連續(xù)可調(diào)多波形輸出的要求，采用MCU發(fā)送頻率控制字給DDS芯片AD9850來實現(xiàn)的正弦波和方波的連續(xù)輸出，而三角波的實現(xiàn)是由MCU發(fā)送頻率控制字給CPLD和D／A產(chǎn)生。同時，單片機(jī)可以控制模擬轉(zhuǎn)換開關(guān)選擇輸出波形，通過對放大驅(qū)動電路的數(shù)字電位器控制改變輸出增益。信號的類型、幅度和頻率的設(shè)置及顯示，由鍵盤和LED顯示器實現(xiàn)。

1．1 直接數(shù)字頻率合成的原理
    直接數(shù)字合成技術(shù)DDS(Direct Digital Synthesizer)是應(yīng)用十分廣泛的頻率合成技術(shù)，用數(shù)字的方法獲得一個正弦信號原理如下：設(shè)單頻正弦信號表達(dá)式為：
    Sout=Asinωt=Asin(2πfoutt)       (1)
    為了便于采用數(shù)字技術(shù)，對連續(xù)的正弦信號進(jìn)行離散化處理，即把相位和幅值均轉(zhuǎn)化為數(shù)字量。用頻率為fclk的基準(zhǔn)時鐘對正弦信號進(jìn)行抽樣，在一個基準(zhǔn)時鐘周期Tclk內(nèi)，相位θ的變化量為：

    上式表明，在基準(zhǔn)時鐘信號頻率fckl確定的情況下，輸出正弦信號的頻率值fckl決定于M的大小，且與M呈線性關(guān)系。M稱為頻率控制字，N為相位累加器字長。當(dāng)M取1時，可以得到輸出最小頻率，即頻率分辨率為。
    將相位轉(zhuǎn)化為數(shù)字量以后，正弦信號描述為如下形式：
   
    其中Mk-1指前一個基準(zhǔn)時鐘周期的相位值。
    由此可知，只要用頻率控制字M進(jìn)行簡單的累加運算，就可以得到正弦函數(shù)的當(dāng)前相位值。而正弦信號的幅值就是當(dāng)前相位值的函數(shù)。獲得正弦信號的方法如圖2所示：先構(gòu)建一個N位的相位累加器，在每一個時鐘周期內(nèi)，將相位累加器中的值與頻率控制字相加，得到當(dāng)前相位值。將當(dāng)前相位值作為ROM的地址，讀出ROM中的正弦渡數(shù)據(jù)，再通過D／A轉(zhuǎn)換成模擬信號。只需改變頻率控制字，就可以一個頻率和相位都可編程控制的模擬正弦波輸出，此正弦波可直接經(jīng)過比較器可轉(zhuǎn)換為方波輸出。

1．2 AD9850電路設(shè)計
    信號產(chǎn)生采用單片機(jī)LPC2132和專用DDS芯片AD9850組成，電路原理如圖3所示，單片機(jī)與AD9850的數(shù)據(jù)傳送采用并行接入方式，電路通過J1接口與LPC2132相連，其中，D0～D7與單片機(jī)系統(tǒng)的數(shù)據(jù)總線相連，RESET、FQ_UD、W_CLK分別與單片機(jī)的I／O口線相連。AD9850內(nèi)部DAC為電流輸出，其滿量程輸出電流可通過外接電阻R1調(diào)節(jié)，IOUT和IONTB為DAC輸出的電流信號。通過外接電阻R3和R4將電流信號轉(zhuǎn)換為電壓信號。由DAC輸出的電壓信號經(jīng)過低通濾波，目的在于濾除高頻雜散和諧波，設(shè)計中采用了一片集成集成開關(guān)電容低通濾波器LT6600，截止頻率為10MHz，內(nèi)部帶有全差分放大器，通過改變R7和R8的阻值可獲得不同的放大倍數(shù)。AD9850內(nèi)部設(shè)有高速電壓比較器，將低通濾波器的輸出信號和一固定的直流電平(來自LT6600的第2腳和第7腳)送到比較器的輸入端，可得兩路與正弦信號頻率相同且互為反相的方波信號。

    主要技術(shù)參數(shù)分析：1)具有極高的頻率分辨率和相位分辨率，且相對頻帶很寬。這是DDS最主要的優(yōu)點。因為DDS的頻率分辨率決定于相位累加器的位數(shù)和參考時鐘頻率，只要相位累加器的位敷足夠長，DDS的頻率分辨率可以達(dá)到足夠高，所以說頻率分辨事和相位分辨率是傳統(tǒng)的頻率合成方法無法比擬的。2)雜散抑制差，也是DDS的主要缺點。DDS在尋址波形表時，都采用了相位截斷技術(shù)，它的直接后果是給DDS輸出引入了雜散。同時波形存儲器中的波形幅度量化引起有效字長效應(yīng)，還有DAC的非理想特性，都導(dǎo)致DDS的雜散抑制性能差。3)不能夠獲得很高的相位噪性能指標(biāo)。DDS的相位噪聲主要由參考時鐘信號的性質(zhì)、參考時鐘的頻率與輸出頻率之間的關(guān)系以及器件本身的噪聲決定。在實際工程中，必須考慮包括相位累加器、ROM、和DAC等各部件噪聲特性對DDS相位噪聲性能的影響。
1．3 LPC2132+CPLD電路設(shè)計
    由于DDS技術(shù)的實現(xiàn)依賴于高速、高性能數(shù)字器件，控制方式也比較固定，專用DDS芯片一般只能產(chǎn)生正弦波和方波。三角波的產(chǎn)生盡管可將方波信號經(jīng)積分電路進(jìn)行積分轉(zhuǎn)換來實現(xiàn)，但很難稍足不同頻段對積分電容的要求，因此用DDS芯片產(chǎn)生方波實現(xiàn)三角波信號的輸出頻率范圍十分有限。
    三角波信號發(fā)生電路的設(shè)計由兩部分組成，第一部分是單片機(jī)和CPLD(EPM7128AETC100)接口電路設(shè)計，如圖4所示，單片機(jī)LPC2132通過并行接口向CPLD中的頻率字寄存器發(fā)送頻率字，向CPLD中的雙口RAM傳送波形點陣數(shù)據(jù)。并行接口信號線包括：8位數(shù)據(jù)線，讀信號、寫信號、片選信號、地址鎖存信號、地址信號。低8位地址線通過CPLD內(nèi)部的鎖存器產(chǎn)生，這樣可以減少并行接口信號的數(shù)量。第二部分是用于三角波波形重建，由高速D／A轉(zhuǎn)換器AD9708和單片集成濾波器LT6600組成如圖5所示，AD9708由CPLD直接控制，AD9708的數(shù)據(jù)線和時鐘線與的I／O腳相連，設(shè)計中將模擬電源輸入端串接一磁珠再與數(shù)字電源連在一起抑制雜散噪聲。為了獲得相對純凈的波形信號，D／A轉(zhuǎn)換器的輸出的應(yīng)加低通濾波器，以濾去鏡像頻率分量和諧波分量。低通濾波器的設(shè)計采用單片集成濾波器LT6600，輸出帶寬大于2MHz，通帶增益為12 dB，LT6600采用單端輸入、雙端輸出的形式，來自AD9708的模擬輸入信號，送LT6600的V+輸入端，通過J3口輸出差分三角波信號。

1．4 放大與驅(qū)動電路的設(shè)計
    單片機(jī)LPC2132通過控制模擬轉(zhuǎn)換開關(guān)使得輸出波形在正弦波、方渡和三角波之間轉(zhuǎn)換，其信號都是濾波器輸出的差分模擬信號，該模擬信號除了交流分量外，同時還含有2．5 V的直流分量。
    因此，在放大電路之前加一級差分電路去除直流分量，將差分模擬信號提取出來如圖5所示。設(shè)計放大電路時，考慮到放大倍數(shù)和轉(zhuǎn)換速率這兩個因素，這里選擇了增益帶寬相對較高雙運放MAX4016，信號增益調(diào)整是通過單片機(jī)控制數(shù)字電位器X9C103(反饋)來實現(xiàn)。功率驅(qū)動由高速電流反饋雙運放THS3092完成，輸出電壓的范圍可達(dá)到+10V，輸出電流最大值為400 mA。

2 主程序設(shè)計
    主程序完成堆棧指針設(shè)置，定時器常數(shù)設(shè)置，中斷控制字設(shè)置，對CPLD的配置，LED模塊初始化等功能。完成配置以后，就進(jìn)入波形選擇模式，等待鍵盤輸入。主程序流程圖如圖6所示。

3 結(jié)束語
    經(jīng)測試表明，所設(shè)計的信號源，可以實現(xiàn)多種波形輸出。輸出信號頻率在1 Hz～2 MHz范圍，可通過鍵盤進(jìn)行設(shè)置分段調(diào)節(jié)，頻率步進(jìn)間隔可達(dá)10 Hz?？伸`活設(shè)置輸出信號的電壓值，在50Ω負(fù)載條件下，信號的電壓峰-峰值Vopp在0～5V范圍內(nèi)可調(diào)，調(diào)節(jié)步進(jìn)間隔為0．1 V。系統(tǒng)同時可實時顯示輸出信號的類型、幅度、頻率和頻率步進(jìn)值，具有較高應(yīng)用價值。