直流偏移校正功能與ADS58H40 PCB布局優(yōu)化

摘要

本文分析了高速 ADC 直流偏移校正功能的作用與影響，并針對(duì)此以 ADS58H40 為例，優(yōu)化了其PCB 布局。

Key words: DC offset correction (直流偏移校正)，ADC (模數(shù)轉(zhuǎn)換器)，Code toggle(碼域翻轉(zhuǎn))，Ripple noise floor (紋波底噪)

1、引言

ADS58H40 是一款由德州儀器(TI)推出的四通道、11/14 比特、采樣 250MSPS、接收 90MHz帶寬的高性能高速模數(shù)轉(zhuǎn)換器。它同時(shí)具有用于反饋的 125MHz 帶寬的 Burst Mode 與用于接收的 90MHz 帶寬的 SNRBoost Mode，適用于基站收發(fā)信機(jī)的反饋與接收通道。

目前用于基站收發(fā)信機(jī)的高速模數(shù)轉(zhuǎn)換器(ADC)大多都具有直流偏移校正功能(DC offset correction function)。它用于校正 ADC 接收到的直流，以免其降低接收機(jī)的性能。但是此功能同時(shí)也會(huì)引起 ADC 的碼域翻轉(zhuǎn)(code toggle)，如果 PCB 布局不當(dāng)，會(huì)造成 ADC 采集小信號(hào)功率不準(zhǔn)確。本文以 ADS58H40 為例，分析了碼域翻轉(zhuǎn)干擾所帶來的問題，并提供了PCB 優(yōu)化解決方案。

2、高速 ADC 直流偏移校正功能的作用與影響

直流偏移(DC offset)是由外界的直流信號(hào)分量與原信號(hào)的直流疊加形成。在基站收發(fā)信機(jī)中，它主要是由本振泄露與混頻器或 IQ 解調(diào)器的非線性產(chǎn)生。直流偏移會(huì)對(duì)有用信號(hào)形成干擾，通常需要使用 ADC 的直流偏移校正功能來抑制它。

從碼域上來看對(duì)于一個(gè)理想的 11 bit ADC，其中間碼應(yīng)該是 2^(11-1)=1024。用二進(jìn)制補(bǔ)碼來表示就是 0x000。由于二進(jìn)制補(bǔ)碼的最高位表示符號(hào)位，所以對(duì)應(yīng)的 11 bit 數(shù)據(jù)范圍是從0x000 到 0x7FF。0x7FF 表示-1，對(duì)應(yīng)為 1023。在無有用信號(hào)輸入時(shí)，理想狀態(tài)下，11 bit ADC采集出來的信號(hào)在碼域就應(yīng)該為 0x000。但是事實(shí)上外界還有熱噪聲(thermal noise)與直流偏移會(huì)被 ADC 采集到。直流偏移在碼域上會(huì)使 ADC 空采所獲得的碼相對(duì) 0x000 向上偏移一些，而熱噪聲信號(hào)的自然波動(dòng)也會(huì)疊加到直流偏移所表示的碼上面。ADC 的 DC offset correction function 會(huì)修正直流偏移引起的碼域誤差，將其重新校正到 0x000。

ADC 的 DC offset correction function 的工作流程如下：

下面用兩張圖示來對(duì)比說明 ADC 未使能與使能 DC offset correction function 在碼域上的區(qū)別。

在未使用 ADC 的 DC offset correction function 時(shí)，11 bit ADC 空采所得到的熱噪聲與直流偏移在碼域圖示如下:

在使用 ADC 的 DC offset correction function 時(shí)，11 bit ADC 空采所得到的熱噪聲與直流偏移在碼域圖示如下：

通過對(duì)比發(fā)現(xiàn)使能 ADC 的 DC offset correction function 后，直流偏移引起的碼域誤差被修正，熱噪聲在碼域上也從基本在 0x000 碼以上圍繞著直流偏移波動(dòng)，變成了圍繞著 0x000碼波動(dòng)。因此在使能 DC offset correction function 時(shí)，熱噪聲的自然波動(dòng)會(huì)引起碼域從0x000 到 0x7FF 的隨機(jī)翻轉(zhuǎn)。體現(xiàn)在 ADC 的 11 bit 數(shù)據(jù)線上就是 ADC 空采時(shí)，所有數(shù)據(jù)線的電平都同時(shí)在邏輯 0 與邏輯 1 之間切換。此時(shí)數(shù)據(jù)線對(duì)外的干擾是最大的。如果在 PCB 布局上不夠謹(jǐn)慎，就會(huì)使這個(gè)干擾信號(hào)耦合到 ADC 的模擬輸入端。雖然這個(gè)耦合的干擾信號(hào)幅度并不大，但是它對(duì) ADC 的輸入信號(hào)，尤其是輸入的小信號(hào)在頻域上會(huì)形成波浪型干擾，在 ADC 空采時(shí)，則體現(xiàn)為紋波底噪(ripple noise floor)。

3、碼域翻轉(zhuǎn)干擾所帶來的問題

以 ADS58H40 為例，圖示說明碼域翻轉(zhuǎn)干擾信號(hào)耦合到 ADC 模擬輸入端的后果。

在 PCB 布局不理想時(shí)，如上圖所示輸出數(shù)據(jù)端直接或間接的通過時(shí)鐘或 ADC 的 VCM 耦合到了 ADC 的模擬輸入端。

受此干擾信號(hào)影響，將 ADS58H40 通道空采得到的數(shù)據(jù)做 FFT 變換得到的頻域圖如下：

從圖中可以清晰的看到 ADC 采集到的是波浪型底噪，它略微的惡化了 ADC 的信噪比(SNR)，并且會(huì)導(dǎo)致小信號(hào)的幅度測(cè)量不準(zhǔn)確，影響接收機(jī)靈敏度的測(cè)試。

為了進(jìn)一步說明碼域翻轉(zhuǎn)干擾的影響。用不同幅度的信號(hào)輸入給 ADS58H40 進(jìn)行掃頻測(cè)試，將采集到的數(shù)據(jù)制圖如下：

ADS58H40 的采樣時(shí)鐘為 245.76MHz，針對(duì)其第二奈奎斯特域的中心 60M 范圍，使用 5 個(gè)功率等級(jí)進(jìn)行掃頻。在功率大于-40dBFs 時(shí)，由于 PCB 布局不當(dāng)所引入的碼域翻轉(zhuǎn)干擾對(duì)輸入信號(hào)影響很小(由于 ADC 前端有濾波器的關(guān)系，所以輸入信號(hào)不是完全平整的)。但是隨著輸入信號(hào)功率的減小此干擾對(duì)輸入信號(hào)的影響越來越大，在輸入信號(hào)幅度低于-60dBFs 時(shí)，去除模擬輸入端濾波器的影響后其引起的功率誤差依然可以達(dá)到 3dB 以上。

4、針對(duì)碼域翻轉(zhuǎn)干擾的 ADS58H40 PCB 布局優(yōu)化

為了避免碼域翻轉(zhuǎn)干擾耦合到 ADC 的模擬輸入端，需要針對(duì)性的避免一些不當(dāng)?shù)?PCB 布局。碼域翻轉(zhuǎn)干擾可以通過三個(gè)途徑耦合：

(1)數(shù)據(jù)輸出線與模擬輸入電路布局很近且平行，直接耦合。

(2)數(shù)據(jù)輸出線耦合到 ADC 的時(shí)鐘信號(hào)再間接耦合到模擬輸入端。

(3)數(shù)據(jù)輸出線耦合到 ADC 的 VCM，再通過 VCM 間接耦合到模擬輸入端。

上圖為 ADS58H40EVM 評(píng)估板的 PCB 布局，在基站收發(fā)信機(jī)上不會(huì)有這么大的空間來給其布局，一些走線難免會(huì)離得很近，所以針對(duì)碼域翻轉(zhuǎn)干擾的三個(gè)耦合途徑，建議對(duì) ADS58H40 PCB布局做出以下三個(gè)優(yōu)化：

(1) ADS58H40 的數(shù)據(jù)輸出 LVDS 線與模擬輸入電路分開布局，不要平行或交叉。

(2) ADS58H40 的采樣時(shí)鐘線與隨路時(shí)鐘線布局盡可能的遠(yuǎn)離模擬輸入端，不要與其近距離平行。

(3) ADS58H40 的 VCM 線最好通過過孔直接從模擬輸入電路的差分端中間接入，如上圖四個(gè)紅色圈的中心。在模擬輸入端 VCM 接入口必須加上對(duì)地的濾波電容。VCM 信號(hào)不要做成 VCM 電源平面，而且布局時(shí)使其盡量遠(yuǎn)離數(shù)據(jù)輸出線。

經(jīng)過 PCB 布局優(yōu)化的 ADS58H40 使能 DC offset correction function 后不再具有紋波底噪，而且 ADC 底噪更佳(Figure 8)。在-60dBFs 的小信號(hào)掃頻測(cè)試中，去除模擬輸入端濾波器的影響后其波動(dòng)在 0.5dB 以內(nèi)。

Figure 8 Normal noise floor after PCB layout optimization

5、結(jié)論

ADC 的 DC offset correction function 可以有效的抑制直流偏移所帶來的誤差。不過在PCB 布局不當(dāng)時(shí)，開啟此功能所帶來的碼域翻轉(zhuǎn)干擾會(huì)使 ADC 具有紋波底噪并且其采集到的小信號(hào)幅度波動(dòng)會(huì)達(dá)到 3dB 以上。通過針對(duì)性的 PCB 布局優(yōu)化可以有效的解決這個(gè)問題，將-60dBFs的小信號(hào)波動(dòng)控制在 0.5dB 以內(nèi)。