關鍵詞：JPEG2000 ADV202 SURF 編解碼器
ADV202是AD公司最新推出的一款單片JPEG2000（ISO/IEC15444-1圖像壓縮標準）編解碼芯片，是當今市場上少有的具有實時壓縮和解壓縮標準（SD）視頻信號和高清晰度（HDTV）視頻信號功能的芯片。該芯片帶有一個靈活接口，適用于多種視頻和靜止圖像格式。
1 主要特點
·視頻和靜止圖像的完全單片JPEG2000壓縮和解壓解決方案；
·專利的空間超效率回歸濾波（SURF）技術使之具有低功耗和低成本的小波壓縮；
·支持最高6級的9/7和5/3小波變換；
·可編程圖塊/圖像尺寸，在3分量4:2:2隔行掃描中的寬度可達2048像素，單分量模式中的寬度可達4096像素；
·最大圖塊/圖像高度：4096像素；
·視頻接口可直接支持ITU.R-BT656、SMPTE125M PAL/NTSC、SMPTE274M、SMPTE293M（525p）、ITU.R-BT1358(625p)，以及不可逆模式最大輸入速度為65Msps、可逆模式最大輸入速度為40Msps的任何視頻格式；
·兩個或多個ADV202能組合滿幀SMPTE274M HDTV（1080i）或SMPTE296M（720p）；
·靈活異步SRAM類型主機接口能無縫連接到大多數(shù)16/32位微控制器和ASIC；
·速率為115MHz的產品采用12mm×12mm121引腳CSPBGA封裝，速率為150MHz產品采用13mm×13mm 144引腳CSPBGA封裝。
根據(jù)特殊的應用需求，ADV202可提供JPEG2000壓縮所支持的不同標準，可提供原始的編碼模塊和特征數(shù)據(jù)輸出，而JPEG2000編碼流的產生和其它諸如位速率控制等的壓縮過程則完全由主機軟件來控制。另外，它也可以制作完整的、完全兼容的JPEG2000碼流（j2c）以及jp2、jpx和mj2(運動JPEG2000)增強型格式的文件。
2 工作原理
ADV202的內部功能框圖如圖所示，該芯片主要由像素接口、小波變換引擎、熵編解碼器、嵌入式處理器、存儲器系統(tǒng)和內部DMA引擎等組成。輸入圖像和像素數(shù)據(jù)輸入像素接口，采樣值則經(jīng)過隔行掃描傳輸?shù)叫〔ㄗ儞Q引擎中。在小波引擎中，每個圖塊或幀將通過5/3或9/7濾波器分解成許多子帶。生成的小波系數(shù)寫入內部寄存器中。熵編解碼器將圖像數(shù)據(jù)編碼為符合JPEG2000標準的數(shù)據(jù)。內部DMA引擎提供存儲器之間的高帶寬傳輸及各模塊和存儲器之間的高性能傳輸。
2．1 小波變換引擎
由于ADV202內含基于AD專利SURF技術的專用小波變換處理器。因此，它可以對一個圖塊進行高達6級的小波分解。在編碼方式中，小波變換處理器將對未壓縮的采樣值進行小波變換和量化，然后將所有頻率子帶的小波系數(shù)寫到內部存儲器中。這些子帶進一步分解成大小由用戶定義的編碼塊，在將小波系數(shù)寫入內部存儲器時，通常由小波變換處理器來組織小波系數(shù)。在解碼方式中，小波系數(shù)從內部存儲器中讀出，以用來重新生成未壓縮時的采樣值。
2．2 熵編解碼器
熵編解碼器用來對小波系數(shù)的編碼塊進行背景建模和算術編碼，同時可在壓縮過程中計算最佳速率和失真性能所必需的失真度。由于熵編碼過程在JPEG2000壓縮工程中對計算要求最高，因此，ADV202內部提供了三個專用的硬件熵編解碼器。
2．3 嵌入式處理器
ADV202內嵌入了一個32位的RISC處理器，可用來配置、控制和管理其它專用硬件模塊以及分解和產生JPEG2000視頻流。RISC處理器具有每一個程序和數(shù)據(jù)存儲器、中斷控制器、標準總線接口及定時器計數(shù)器所對應的ROM和RAM。
2．4 存儲器系統(tǒng)
存儲器系統(tǒng)的主要功能是管理小波變換的系數(shù)數(shù)據(jù)、暫時存放編碼塊的特征數(shù)據(jù)以及給JPEG2000碼流提供臨時的存儲空間。另外還可用作嵌入式處理器的程序和數(shù)據(jù)存儲器。
圖3
2．5 內部DMA引擎
內部DMA引擎可提供存儲器之間的高帶寬傳輸及各模塊和存儲器之間的高性能傳輸。這對于碼流的分解和高速率數(shù)據(jù)的產生萬為重要。
2．6 可配置FIFO模塊
內部FIFO用來給像素數(shù)據(jù)、編碼流、特征數(shù)據(jù)或者其他輔助數(shù)據(jù)提供存儲空間。它可以由主機接口在通常地址的讀寫周期中直接訪問，也可以由外部主機DMA利用DREQ/DACK協(xié)議或專用硬件的握手機制來訪問。每個FIFO都有一個可編程的門限值用來產生中斷。
2．7 視頻和主機接口
有多種模式可以用來配置ADV202的接口。設計人員可以同時使用VDATA總線和HDATA總線，也可以單獨使用HDATA總線。
（1）視頻接口（VDATA總線）
視頻接口主要應用于未壓縮像素數(shù)據(jù)和壓縮數(shù)據(jù)分離的場合。例如用VDATA總線輸入未壓縮的數(shù)據(jù)，而通過HDATA總線輸出壓縮后的數(shù)據(jù)等。
視頻接口支持8、10、12位單一或多元格式，也支持雙通道8、10、12位格式的視頻和靜止圖像數(shù)據(jù)，還支持單通道輸入模式下YcrCb格式的數(shù)字視頻和雙通道輸入模式下Y和CrCb格式的數(shù)字視頻信號，但YcrCb數(shù)據(jù)必須是4：2：2格式。VDATA總線可支持多種格式視頻數(shù)據(jù)的輸入輸出，表1所列是其可支持的視頻輸入輸出格式。
表1 視頻輸入輸出模式
| 視頻模式 |
描 述 |
| EAV/SAV模式 | 包含EAV/SAV編碼的視頻，YCrCb在單總線上隔行掃描 |
| HVF模式 | H，V，F(xiàn)獨立的視頻信號，YCrCb在單總線上的隔行掃描 |
| 雙通道模式 | 包含EAV/SAV編碼的視頻，Y和YCrCb在獨立的總線 |
| 原始視頻模式 | 用于靜止圖征和非標準視頻 |
| HDTV模式 | 用于高于27MHz時鐘信號的視頻數(shù)據(jù) |
（2）主機接口（HDATA總線）
ADV202可以通過異步SRAM方式、DMA訪問方式或碼流方式直接和大多數(shù)主機處理器及ASIC相連接。ADV202提供有16位和32位控制總線及8、16和32位數(shù)據(jù)傳輸總線。主機接口用于配置、控制制控制功能以及傳輸壓縮后的數(shù)據(jù)流，在某些格式中還可用作未壓縮數(shù)據(jù)流的傳輸。主機接口要吧由并發(fā)的四個數(shù)據(jù)流及控制和狀態(tài)通信所共享。輸入主機接口的像素數(shù)據(jù)支持8、10、12、14和16位原始像素數(shù)據(jù)。它既可用作靜止圖像的輸入輸出，也可用作壓縮后視頻數(shù)據(jù)的輸出。
3 典型應用
3．1 多片編碼模式
由于輸入數(shù)據(jù)速率的限制，一個1080i視頻信號的應用系統(tǒng)至少需要兩片ADV202，來對完全分辨率為1080i的視頻信號進行編碼或解碼。圖2所示為它的編碼模式，Y數(shù)據(jù)和CbCr數(shù)據(jù)通過不同的總線輸入到ADV202，其中AD202_1處理1080i視頻信號的亮度數(shù)據(jù)，而ADV202_2則用于處理1080i視頻信號的色度數(shù)據(jù)。為了對此應用模式下對應的輸出數(shù)據(jù)進行同步，其輸入數(shù)據(jù)必須是EAV/SAV編碼格式。此模式通常應用于ADV202的視頻輸出直接連到需要亮度和色度數(shù)據(jù)同步的接收設備中。
多片模式也可以應用于主/從或從/從配置中的解碼模式。而在編碼模式中，ADV202通常用作從設備。為了使獲取的1080i視頻信號具有更好的特性（如無損壓縮），建議選用三片或三片以上的ADV202來處理信號。
3．2 HPII（主機接口-像素接口）解碼模式
ADV202允許通過HDATA總線來輸入輸出視頻和靜止圖像，而不用VDATA總線提供的專用視頻接口，這種模式稱為HIPI模式。
圖3所示為ADV202用于HIPI解碼模式的電路連接，像素數(shù)據(jù)由HDATA1[31：1]輸出。DMA通道1用來輸入壓縮數(shù)據(jù)，而DMA通道0則用于將像素數(shù)據(jù)寫到像素FIFO中。DREQ0/DACK0用來控制通道0的讀寫過程，而DREQ1/DACK1用來控制通道1的讀寫過程。
下載文檔
