基于VME總線的RDC接口電路設(shè)計(jì)

引 言

　　隨著現(xiàn)代雷達(dá)技術(shù)的不斷發(fā)展，基于VME(Ver-saModule Eurocard)總線的數(shù)據(jù)處理單元得到越來(lái)越多的應(yīng)用。而雷達(dá)伺服系統(tǒng)計(jì)算機(jī)控制部分常寄存在數(shù)據(jù)處理分機(jī)內(nèi)，所以研制基于VME總線的伺服用電路板成為必然。RDC(旋轉(zhuǎn)變壓器／數(shù)字轉(zhuǎn)換器)電路是數(shù)據(jù)I／O(輸入、輸出)電路中的一種，它的作用是把采集到的雷達(dá)天線的方位角、俯仰角轉(zhuǎn)變成數(shù)字量送給CPU，是雷達(dá)伺服系統(tǒng)的基礎(chǔ)電路之一。

　　本文介紹了使用美國(guó)Cypress公司生產(chǎn)的CY7C960和CY7C964芯片作為VME總線的接口電路，美國(guó)AD公司生產(chǎn)的AD2S80A芯片作為RDC電路，實(shí)現(xiàn)VME總線下的數(shù)據(jù)采集。

1 VME總線簡(jiǎn)介

　　VME總線是一種通用的計(jì)算機(jī)總線。它是一個(gè)開(kāi)放式、體積較小、可進(jìn)行互連數(shù)據(jù)處理、數(shù)據(jù)存儲(chǔ)和連接外圍控制器件的系統(tǒng)。VME總線分為數(shù)據(jù)傳輸總線、數(shù)據(jù)傳輸仲裁總線、優(yōu)先中斷總線和通用總線四大類(lèi)。地址寬度可以是16、24、32、40或64位，數(shù)據(jù)總線的寬度可以是8、16、24、32、64位，系統(tǒng)可以動(dòng)態(tài)選擇。其數(shù)據(jù)傳輸速率最高可達(dá)到500 Mhit／s；具有較強(qiáng)的穩(wěn)定性。因此，VME總線特別適合應(yīng)用于要求數(shù)據(jù)傳輸類(lèi)型多、數(shù)據(jù)量大、處理速度快的復(fù)雜系統(tǒng)中，在軍用航空航天、工業(yè)控制等領(lǐng)域得到廣泛應(yīng)用。

2 CY7C960和CY7C964與VME總線的接口電路

2.1 CY7C960和CY7C964的功能

　　CY7C960(VME總線從設(shè)備控制器)和CY7C964(VME總線地址／數(shù)據(jù)收發(fā)器)是從設(shè)備接口芯片。它們配套使用是要在VME總線和本地I／O電路之間建立一個(gè)完整、靈活、便捷的橋梁，使板級(jí)設(shè)計(jì)者無(wú)需知道VME總線復(fù)雜的時(shí)序及協(xié)議就可以進(jìn)行電路設(shè)計(jì)。其功能見(jiàn)圖1。我們習(xí)慣上將CY7C960和CY7C964稱(chēng)為“橋電路”。CY7C960將總線上復(fù)雜的活動(dòng)轉(zhuǎn)變?yōu)閹讉€(gè)簡(jiǎn)單的控制信號(hào)，供本地I／O電路使用。每一片CY7C964提供8位地址、數(shù)據(jù)線。對(duì)于RDC電路來(lái)說(shuō)，它是16位的。所以，需要2片CY7C964。

2.2 CY7C960和CY7C964與VME總線的接口

　　將VME總線上的所有控制信號(hào)直接連接到CY7C960上，這些控制線包括地址修改碼(AM碼)、DTB控制線等。CY7C960還包含一個(gè)上電復(fù)位電路，響應(yīng)總線上的復(fù)位信號(hào)。地址修改碼(AM0～AM5)是VME總線廣播地址時(shí)的附加碼，用來(lái)指示地址總線寬度和數(shù)據(jù)類(lèi)型。應(yīng)用地址修改碼可以靈活、快速地讀取不同類(lèi)型的數(shù)據(jù)，避免出錯(cuò)。這是VME總線的一個(gè)特色。

　　把所需要的地址線、數(shù)據(jù)線直接連接到CY7C964上，8位為一組。CY7C964作為地址、數(shù)據(jù)線的驅(qū)動(dòng)、收發(fā)裝置，它受控于CY7C960。CY7C964的所有控制邏輯都由CY7C960自動(dòng)產(chǎn)生。CY7C964片內(nèi)還包含了一個(gè)地址比較器。受篇幅所限，CY7C964、CY7C2960與VME總線的連接以及它們之間的連接關(guān)系從略。

2.3 CY7C960和CY7C964的工作過(guò)程

a) 給系統(tǒng)加電，在上電的最初200 ms內(nèi)，通過(guò)一個(gè)事先寫(xiě)好的PROM將有關(guān)初始化配置參數(shù)裝入CY7C960內(nèi)。

b) 主設(shè)備通過(guò)閘門(mén)將地址、數(shù)據(jù)、AM碼放到總線上。

c) CY7C960監(jiān)視閘門(mén)，經(jīng)過(guò)一定的延時(shí)以后，采樣REGION(區(qū))輸入端。這時(shí)，CY7C960就知道它將響應(yīng)哪些VME總線活動(dòng)，并如何響應(yīng)。

d) CY7C960監(jiān)視AM碼、REGION碼，并且比較請(qǐng)求的數(shù)據(jù)傳輸類(lèi)型與初始化配置中允許的數(shù)據(jù)傳輸類(lèi)型是否相同。

e) 如果相同，CY7C960將按照初始化配置中的模式驅(qū)動(dòng)它的CS端為有效，并且處理數(shù)據(jù)傳輸；如果不同，CY7C960將忽略VME總線上的活動(dòng)。

f) CY7C964除了作為地址線、數(shù)據(jù)線的收發(fā)功能以外，還具有地址比較功能。在上電初始化中，CY7C960將本地I／O電路的地址通過(guò)連接線寫(xiě)入每一片CY7C964的地址比較寄存器中。在數(shù)據(jù)傳輸過(guò)程中，CY7C964把地址比較寄存器中的值與它所連接的地址線上(A[7：0])的地址比較，如果相同，則驅(qū)動(dòng)它的VCOMP端為低。如果不同，則驅(qū)動(dòng)它的VCOMP端為高。

2.4 譯碼電路

　　譯碼電路分為兩部分。一部分向CY7C960提供REGION碼，另一部分向本地I／O電路提供片選信號(hào)。如圖2所示。

　　CY7C960芯片使用一種REGION的概念，目的是允許從設(shè)備電路板靈活地響應(yīng)復(fù)雜多樣的VME總線活動(dòng)。它可以把地址段分成若干REGION。在同一塊從設(shè)備電路板上可能有比較復(fù)雜、多樣的數(shù)據(jù)類(lèi)型需要傳送?？梢园巡煌?lèi)型的數(shù)據(jù)分配在不同的RE-GION內(nèi)，在每一個(gè)REGION內(nèi)只響應(yīng)一種類(lèi)型的數(shù)據(jù)傳送。在I／O模式下，CY7C960有4根REGION(REGIONO～REGION3)輸入線。這樣共有16個(gè)RE-GION可供選擇。向CY7C960提供REGION碼的工作是由設(shè)計(jì)者通過(guò)PLD電路來(lái)完成的。設(shè)計(jì)者通過(guò)對(duì)REGION編碼告訴CY7C960哪個(gè)REGION映射到從設(shè)備電路板地址段，最常用的決定REGION值的方法是地址編碼。如果從設(shè)備電路板上需要多種類(lèi)型數(shù)據(jù)傳送，那么僅僅用地址來(lái)編碼是不夠的，必須把AM碼加入到REGION編碼中，因?yàn)椴煌臄?shù)據(jù)類(lèi)型有不同的AM碼?？傊?，對(duì)REGION編碼的目的是告訴CY7C960，出現(xiàn)在VME總線上的地址是否落入從設(shè)備電路板地址段。

　　譯碼電路可以選擇EPLD、GAL等可編程邏輯器件，設(shè)計(jì)者可以根據(jù)電路的復(fù)雜程度來(lái)確定。一般把AM碼、地址線、CS[0：5]、讀／寫(xiě)線、DBE[0：3]線等納入可編程邏輯器件的輸入端。輸出端向本地電路提供片選信號(hào)及向CY7C960提供REGION碼。

2.5 CY7C960的初始化配置

　　任何一個(gè)使用CY7C960的VME總線電路板，在每次上電或SYSRESET *有效時(shí)都必須將初始化配置文件裝入CY7C960中。這個(gè)文件的內(nèi)容包括工作模式、REGION碼／AM碼真值表、REGION碼／CS(ChipSelect)輸出真值表、REGION碼／DBE真值表、CS及DBE輸出的極性、譯碼延時(shí)時(shí)間等?？梢允褂肅ypress公司提供的WinSVIC軟件來(lái)生成這個(gè)文件。

　　CY7C960在I／O模式下，共有6個(gè)CS輸出端(CS0～CS05)，16個(gè)REGION(RECION0～REGION15)。通過(guò)配置，CY7C960將知道在那個(gè)RE-GION內(nèi)響應(yīng)何種類(lèi)型的數(shù)據(jù)傳送，以及驅(qū)動(dòng)哪些CS。設(shè)計(jì)者可以根據(jù)電路板的復(fù)雜程度靈活使用這些CS作為外設(shè)的片選信號(hào)。

　　WinSVIC將按照上面配置的結(jié)果輸出一個(gè).bin文件，這就是我們所需要的初始化配置文件。這個(gè)文件由 380字節(jié)組成，一旦被裝入CY7C960，電路板的功能就確定下來(lái)。

　　那么，怎樣把文件裝人CY7C960呢?可以使用一個(gè)PROM電路來(lái)實(shí)現(xiàn)這個(gè)功能。其原理見(jiàn)圖3。

　　通過(guò)一個(gè)編程器將.bin文件燒入PROM內(nèi)。CY7C960在上電或SYSRESET*有效時(shí)，把PREN*引腳驅(qū)動(dòng)為低，使PROM電路使能。引腳LA[1]／PCLK端向PROM發(fā)出時(shí)鐘信號(hào)，引腳LA[2]／PDATA端接收PROM發(fā)出的“串行流”。PROM發(fā)出固定長(zhǎng)度的數(shù)據(jù)給CY7C960，CY7C960一旦檢測(cè)到正確的數(shù)據(jù)數(shù)量，就把PREN*引腳驅(qū)動(dòng)為高，終止PROM電路工作。從上電開(kāi)始到PROM工作結(jié)束，約需380μs。這個(gè)工作周期應(yīng)在VME總線的SYSRESET周期(即200 ms)內(nèi)完成。如果PROM在工作過(guò)程中被意外打斷，那么CY7C960將不響應(yīng)任何VME總線活動(dòng)。

　　PROM電路可以使用XILINx公司生產(chǎn)的XC1736，它的容量為36 228 bit。

3 RDC電路

　　凡采用機(jī)掃方式的雷達(dá)，都必須采集天線的角度值。我們采用旋轉(zhuǎn)變壓器加RDC芯片的方式來(lái)獲取角度的數(shù)字量，因?yàn)檫@種方式所采集的角度值精度高、穩(wěn)定性好、抗干擾能力強(qiáng)，而且解算電路相對(duì)簡(jiǎn)單。AD2S80A是AD公司生產(chǎn)的高性能RDC(芯片)，可用于旋轉(zhuǎn)變壓器的數(shù)字轉(zhuǎn)換。它的最高分辨率可以達(dá)到16 bit。帶寬及跟蹤速率等動(dòng)態(tài)特性由設(shè)計(jì)者通過(guò)選擇外圍電路來(lái)決定。

　　為了實(shí)現(xiàn)數(shù)據(jù)的采集與處理，需把RDC與PLD電路進(jìn)行接口。接口電路很簡(jiǎn)單，只要把RDC的／IN-HBIT端和／ENBABLE端與PLD的輸出端相連即可。

／INHBIT端：／INHBIT信號(hào)禁止數(shù)據(jù)從可逆計(jì)數(shù)器傳輸?shù)捷敵鲦i存器中，不影響AD2S80A的跟蹤環(huán)運(yùn)行。釋放該信號(hào)，轉(zhuǎn)換器會(huì)自動(dòng)刷新輸出鎖存器。

／ENBABLE端：／ENBABLE信號(hào)決定輸出數(shù)據(jù)的狀態(tài)。高電平時(shí)，使輸出數(shù)據(jù)引腳保持高阻狀態(tài)；低電平時(shí)，把鎖存器中的數(shù)據(jù)傳輸?shù)揭_上，對(duì)該信號(hào)的操作不影響AD2S80A的運(yùn)行。

　　讀數(shù)據(jù)的時(shí)序如圖4所示。先給／INHBIT端加低電平并保持(可以使用一個(gè)鎖存器)，經(jīng)過(guò)600 ns以后，給／ENBABLE端加低電平讀取數(shù)據(jù)，讀完后，立即釋放／INHBIT端，把它恢復(fù)成高電平。

4 AD2S80A與VME總線的接口

　　圖5為RDC接口板的電原理圖。因?yàn)锳D2S80A是16位的，所以使用2片CY7C964、1片CY7C960。由圖可以看出，對(duì)于板級(jí)設(shè)計(jì)者而言，使用CY7C960和CY7C964，只需簡(jiǎn)單地把VME總線上的控制線、數(shù)據(jù)線、地址線與它們相連接，本地I／O電路只與譯碼電路有關(guān)。電路板工作時(shí)，CY7C960和CY7C964首先通過(guò)PROM(XC1736)完成初始化，然后主設(shè)備發(fā)出讀RDC指令，CY7C960經(jīng)過(guò)比較REGION碼、AM碼，驅(qū)動(dòng)相應(yīng)的CS端為有效，譯碼電路根據(jù)CS、地址等信號(hào)分別驅(qū)動(dòng)RDC的／INHBIT端和／ENBABLE端有效，這樣就可以讀到數(shù)據(jù)。

5 結(jié)束語(yǔ)

　　基于VME總線的從設(shè)備I／O板，如果使用CY7C960和CY7C964作為橋電路芯片，只要一個(gè)譯碼電路(PLD)及少量TTL邏輯電路就可以構(gòu)成完整的接口電路，使板級(jí)設(shè)計(jì)者無(wú)需知道VME總線復(fù)雜的時(shí)序及邏輯關(guān)系就可以進(jìn)行電路設(shè)計(jì)，比起使用FPGA作為接口芯片，大大節(jié)省了設(shè)計(jì)周期，降低了設(shè)計(jì)難度。CY7C960和CY7C964體積小，價(jià)格便宜，非常適合工程應(yīng)用。使用這種技術(shù)的電路板已經(jīng)在若干個(gè)機(jī)載雷達(dá)項(xiàng)目中運(yùn)用，得到比較好的效果。