一種高性能時(shí)鐘晶體振蕩器電路設(shè)計(jì)

摘要 設(shè)計(jì)了一種用于時(shí)鐘芯片的Pierce晶體振蕩器，通過(guò)對(duì)傳統(tǒng)結(jié)構(gòu)的改進(jìn)，增加了振幅控制結(jié)構(gòu)和輸出頻率校準(zhǔn)電路，提高了輸出頻率、振幅的穩(wěn)定性和輸出頻率的精度，降低了功耗。同時(shí)對(duì)電路的工作原理進(jìn)行了理論分析，電路采用CSMC 0.5μm-5 V CMOS工藝實(shí)現(xiàn)，通過(guò)仿真結(jié)果驗(yàn)證，顯示該設(shè)計(jì)達(dá)到了技術(shù)指標(biāo)要求。

晶體振蕩器具有穩(wěn)定的諧振特性和較高的品質(zhì)因數(shù)Q，因此其諧振特性既精確又穩(wěn)定，被廣泛應(yīng)用于彩電、計(jì)算機(jī)、遙控器等各類振蕩電路中，以及通信系統(tǒng)中用于頻率發(fā)生器、為數(shù)據(jù)處理設(shè)備產(chǎn)生時(shí)鐘信號(hào)和為特定系統(tǒng)提供基準(zhǔn)信號(hào)。目前所用的時(shí)鐘芯片大都采用32.768 kHz晶振，為系統(tǒng)提供穩(wěn)定的32.768 kHz初始振蕩頻率。但晶體振蕩屬于機(jī)械諧振，其需要合理的設(shè)計(jì)諧振電路與晶體配合。Pierce晶體振蕩器其結(jié)構(gòu)簡(jiǎn)單，便于集成，故得到了廣泛應(yīng)用。小型化、低功耗、高精度始終是此類芯片的發(fā)展研究方向。但傳統(tǒng)的Pierce電路結(jié)構(gòu)存在輸出振幅受電源電壓變化影響、功耗偏大、且輸出頻率受寄生效應(yīng)影響等缺點(diǎn)。針對(duì)上述不足，本文設(shè)計(jì)了改進(jìn)方案：(1)增加振幅控制電路，降低振蕩輸出波形的幅度，提高振幅的穩(wěn)定性，同時(shí)降低電路的功耗。(2)增加頻率校正電路，可使芯片的輸出頻率得到精確校準(zhǔn)，消除晶振固有參數(shù)變化和芯片封裝管腳的寄生電容對(duì)輸出頻率的影響，在具有溫度檢測(cè)功能的系統(tǒng)中還可實(shí)現(xiàn)輸出頻率的溫度補(bǔ)償，最終實(shí)現(xiàn)振蕩電路的低功耗與高精度的頻率輸出。且采用該設(shè)計(jì)還可獲得高性能的時(shí)鐘日歷芯片。

1 晶振與Pierce晶體振蕩器

晶片振蕩是基于其壓電效應(yīng)，其等效電路圖如圖1中所示。石英晶體的等效電路由靜態(tài)電容CO，串聯(lián)等效電感LS、串聯(lián)等效電容CS、串聯(lián)損耗電阻RS組成。從石英晶體的等效電路可知，其有兩個(gè)諧振頻率，一個(gè)串聯(lián)諧振頻率fS，一個(gè)并聯(lián)諧振頻率fP，只有在頻率fS真和fP之間石英晶體成感性，為晶體的振蕩帶。本文仿真選取32.768kHz石英晶體等效模型參數(shù)為：CO=1.3pF，LS=8kH，CS=2.95 fF，RS=30kΩ，可計(jì)算得到

該模型的振蕩帶寬為fP-fS=37.1 Hz，精度滿足仿真要求。

圖1中Pierce電路是該電路的典型結(jié)構(gòu)。電路以反相放大器作為增益元件，在反相器的輸入與輸出之間跨接一個(gè)負(fù)反饋電阻RF，該電阻一方面給反相器提供直流偏置，穩(wěn)定反向放大器的靜態(tài)工作點(diǎn);另一方面，起振之后構(gòu)成負(fù)反饋，減小反相放大器的增益，穩(wěn)定振幅。其電阻阻值必須足夠大從而增加頻率的穩(wěn)定性和降低振蕩電路的功耗。圖中RF約為100 MΩ，為減小芯片的面積，設(shè)計(jì)采用MOS管實(shí)現(xiàn)。C1與C2構(gòu)成品振的負(fù)載電容，Q為石英晶體。

2 改進(jìn)后的Pierce振蕩器

傳統(tǒng)的Pierce振蕩器結(jié)構(gòu)簡(jiǎn)單，輸出波形振幅大，導(dǎo)致振蕩電路功耗較大，輸出頻率也受石英晶體的出廠頻率以及芯片PAD電容和PCB上布線寄生電容等的影響，芯片工作時(shí)實(shí)際輸出頻率與理想頻率(32.768 kHz)之間存在一定的頻率偏差，因此在對(duì)功耗和頻率精度要求嚴(yán)格的時(shí)鐘芯片設(shè)計(jì)應(yīng)用中受到限制。針對(duì)以上不足，本文對(duì)傳統(tǒng)的Pierce結(jié)構(gòu)進(jìn)行了改進(jìn)：(1)增加振幅控制電路;(2)增加頻率校準(zhǔn)電路。改進(jìn)后的電路結(jié)構(gòu)由頻率校準(zhǔn)模塊、反相放大模塊、振幅控制模塊、啟動(dòng)電路模塊4部分組成，其設(shè)計(jì)電路如圖2所示。

2.1 頻率校準(zhǔn)的原理與電路設(shè)計(jì)

晶體振蕩電路的實(shí)際輸出頻率與晶體的固有串聯(lián)諧振頻率之間存在一定的頻率牽引量，為

，其中，ω是實(shí)際輸出頻率;ωs是晶振的固有串聯(lián)諧振頻率。

頻率牽引量與負(fù)載電容關(guān)系如式(3)所示

式(3)中，C0是晶振的靜態(tài)電容;Cs是晶振的固有串聯(lián)諧振電容;C1、C2是晶振兩端的電容，其串聯(lián)值稱為晶振的負(fù)載電容。當(dāng)出廠頻率與理想頻率之間存在一定偏離時(shí)，可通過(guò)校正晶振的負(fù)載電容，得到精確的輸出頻率。

頻率校準(zhǔn)實(shí)現(xiàn)電路如圖2中頻率校準(zhǔn)部分。T7～T0為內(nèi)部8位校正寄存器的存儲(chǔ)值，通過(guò)I2C接口寫入。當(dāng)輸入信號(hào)T6～T0是高電平時(shí)，控制相應(yīng)的NMOS管導(dǎo)通，使晶振負(fù)載電容增大。而當(dāng)T7是高電平時(shí)，NMOS15、NMOS19截止，使負(fù)載電容減小，所以B7為負(fù)載電容調(diào)整的符號(hào)位。當(dāng)芯片通電時(shí)，上電復(fù)位信號(hào)使校正寄存器復(fù)位，T7～T0輸出均為0，因此晶振兩端的電容初始值為CX+27C，其變化范圍分別為[CX，CX+(28-1)C]。

2.2 振幅控制原理與電路設(shè)計(jì)

若振蕩器的輸出振幅較大，不僅顯著增大了振蕩電路的功耗，還會(huì)降低晶振的壽命。振幅控制電路的設(shè)計(jì)原理是：電路檢測(cè)振蕩輸出的振幅，反饋確定反向放大器的偏置電流，振蕩輸出振幅大于設(shè)定值時(shí)，振幅控制電路降低反向放大器的偏置電流，反之，增大反向放大器的偏置電流。電路在上電時(shí)，振蕩輸出振幅為0，使反向放大器具有大的偏置電流，有利于起振。其電路如圖2中振幅控制模塊所示。M1、M2、M4、M5和R1構(gòu)成與電源電壓無(wú)關(guān)的偏置電流源，M1和M2的寬長(zhǎng)比比值為1：2，M4，M5的寬長(zhǎng)比的比值為1：8。為降低功耗，設(shè)計(jì)使偏置電流源中的MOS管工作在亞閾值區(qū)，設(shè)流過(guò)M1管的電流為2I，可得到

其中，ID4、ID5分別為流過(guò)M4，M5的電流，N為亞閾值斜率參數(shù)。將VGS4-VGS5=4I×R1，代入等式(4)中可得

，該偏置電流與電源無(wú)關(guān)，通過(guò)選取適當(dāng)?shù)腞1值，便可設(shè)置所需的偏置電流。設(shè)計(jì)取電流I≈8 nA，確保電路具有較低的功耗。

圖2中電阻R2跨接在M4柵漏兩端，MOS管的柵端無(wú)電流，因此M4柵漏間的直流電壓相等。若漏電流保持不變，M4柵極上的平均電壓應(yīng)保持不變。當(dāng)振蕩器開始工作后，振蕩輸出的信號(hào)經(jīng)電容C0隔直通交后，傳遞M4的柵極。當(dāng)振幅增大時(shí)，若要保持恒定的偏置電流不變，M4柵極直流電壓必定下降，因此M5的柵極電壓也必定隨著振幅增大而下降，從而使偏置電流I減小。反向放大器的偏置電流由電流源M3確定，大小為16I，因而當(dāng)振蕩器的輸出振幅振蕩增大時(shí)，系統(tǒng)降低反向放大器的偏置電流，以到達(dá)穩(wěn)定振幅、減小功耗的目的。

2.3 反向放大電路模塊與啟動(dòng)電路模塊的設(shè)計(jì)

改進(jìn)后的電路結(jié)構(gòu)還包含反向放大電路模塊和啟動(dòng)電路模塊。反相放大電路采用恒流偏置共源放大器，由M3提供恒流偏置，M6為共源放大管，R3為負(fù)反饋電阻。恒流偏置電流的大小為16I，受振幅控制電路調(diào)制。

啟動(dòng)電路模塊，保證電路上電后能正常啟動(dòng)。在直流偏置未建立時(shí)，M9輸出電流為0，M10導(dǎo)通使反相器I1輸出低電平，PMOS管M11導(dǎo)通，給電容C3充電，使B點(diǎn)電壓升高，從而M2，M5導(dǎo)通，保證偏置電流可正常建立。當(dāng)直流偏置建立后，M9通過(guò)鏡像產(chǎn)生10I的電流，M10管的柵長(zhǎng)值L過(guò)大，使反向器I1輸出變?yōu)楦唠娖剑P(guān)斷M11，電路完成啟動(dòng)。

3 電路仿真結(jié)果及討論

3.1 晶體振蕩電路環(huán)路增益與相位仿真

仿真采用0.5μm-5 V CMOS工藝模型，仿真溫度設(shè)定25℃，仿真工具是Spectre。圖3是設(shè)計(jì)的晶體振蕩電路環(huán)路增益與相位仿真結(jié)果，電源電壓分別設(shè)定為3 V和1.1 V，晶體負(fù)載電容為6 pF的條件下，從仿真圖中可看出，在頻率為32.768 1 kHz處，環(huán)路增益為5.285 5，相位為0，在該頻率處滿足振蕩的條件。當(dāng)電壓下降到1.1 V時(shí)，同樣在頻率為32.7681kHz處，環(huán)路增益為3.833 0，相位為0，也滿足振蕩條件。這表明其可在1.1V電壓下正常振蕩，電路具有較寬的工作電壓范圍。

3.2 晶體振蕩電路瞬態(tài)仿真

圖4和圖5均為電源電壓為3 V時(shí)，振蕩電路的瞬態(tài)仿真結(jié)果，其分別反映了振蕩電路的輸出波形以及電路消耗的電流。從圖中可看出，振幅控制的過(guò)程：在起振初期振幅較小時(shí)，電路消耗較大的電流，隨著振幅的增大，振幅控制電路調(diào)控偏置電流，使電路消耗的電流降低。當(dāng)電路穩(wěn)定后，電流最終消耗值約為130 nA，振蕩電路輸出波形峰峰值為367.2 mV。電路消耗極低的功耗，且起振時(shí)間<1 s。

3.3 頻率校準(zhǔn)仿真

圖6為頻率校準(zhǔn)范圍的仿真圖，設(shè)計(jì)取Cx=4.4 pF，C=62fF。調(diào)整校正寄存器的存儲(chǔ)值，使晶體振蕩器的負(fù)載電容分別為最大值、初始值和最小值。仿真得到滿足起振條件的初始頻率為32.768 1 kHz，頻率校準(zhǔn)范圍為(32.765 8 kHz，32.777 9 kHz)，校準(zhǔn)的平均精度為1.44ppm。通過(guò)校準(zhǔn)電路可獲得高精度的輸出頻率。

4 結(jié)束語(yǔ)

高精度使得時(shí)鐘芯片的市場(chǎng)前景廣闊。本文對(duì)傳統(tǒng)Pierce振蕩器結(jié)構(gòu)進(jìn)行了改進(jìn)，反向放大器采用恒流源供電，增加振幅控制及頻率校準(zhǔn)電路。仿真結(jié)果表明，新結(jié)構(gòu)的電路具有低功耗、高輸出頻率精度和寬工作電壓范圍等優(yōu)點(diǎn)。