基于神經(jīng)網(wǎng)絡(luò)電機 速度控制器的SOPC系統(tǒng)

引 言
    作為機器人執(zhí)行機構(gòu)的伺服系統(tǒng)，其伺服性能和工作的可靠性對機器人的整體工作性能起著決定性的作用；但是傳統(tǒng)的控制方法及其封閉式結(jié)構(gòu)，已經(jīng)不能滿足現(xiàn)代伺服控制的要求。神經(jīng)網(wǎng)絡(luò)控制由于能夠很好地克服機器人伺服系統(tǒng)中模型參數(shù)的變化和非線性等不確定因素的影響，很適合用于時變非線性、強耦合的工業(yè)機器人控制系統(tǒng)中?？删幊唐舷到y(tǒng)SOPC和大規(guī)模現(xiàn)場可編程門陣列FPGA的出現(xiàn)，為神經(jīng)網(wǎng)絡(luò)控制器的硬件實現(xiàn)提供了新的載體。
    本文以Altera FPGA及內(nèi)含的一個Nios II嵌入式軟核處理器作為上位機來研究機械手臂直流電機速度伺服控制器的片上可編程系統(tǒng)(SOPC)。根據(jù)模塊化的設(shè)計思想，采用Verilog HDL語言，將神經(jīng)網(wǎng)絡(luò)控制器和其他電路模塊在FPGA芯片內(nèi)以硬件方式實現(xiàn)。

1 系統(tǒng)總體結(jié)構(gòu)
    控制部分用A1trea公司Cyclone II EP2C35芯片取代了傳統(tǒng)的單片機或DSP。FPGA與單片機最大的區(qū)別就在于它的并行性，能夠并行地采集、處理和輸出信號，是實現(xiàn)神經(jīng)網(wǎng)絡(luò)并行運算的關(guān)鍵，為提高整個系統(tǒng)的運行速度起了很大的作用。其FPGA芯片內(nèi)集成的Nios II軟核處理器作為上位機，根據(jù)末端執(zhí)行器的速度，采用C++語言進行坐標(biāo)變換和軌跡規(guī)劃，定時向伺服控制系統(tǒng)發(fā)出控制命令和運行參數(shù)。系統(tǒng)總體框圖如圖1所示。

2 電機運動控制模塊的組成
    伺服控制系統(tǒng)模塊接收到速度給定信號和命令后進行速度調(diào)節(jié)，如圖2所示。速度調(diào)節(jié)器的輸出就是PWM脈寬調(diào)制電路的控制信號，之后產(chǎn)生PWM信號傳給伺服電機驅(qū)動器驅(qū)動電機。速度反饋信號由裝在電機軸上的光電編碼器產(chǎn)生。為了提高反饋信號的分辨率，對光電編碼器的輸出信號進行倍頻，從而提高了編碼器的分辨率，也就提高了速度反饋信號的分辨率。速度調(diào)節(jié)采用神經(jīng)網(wǎng)絡(luò)參數(shù)辨識自適應(yīng)控制。

3 參數(shù)辨識自適應(yīng)控制系統(tǒng)
    用作自適應(yīng)控制器的BPNNC，輸入為電機給定轉(zhuǎn)速y與實際轉(zhuǎn)速yf相比較得到的轉(zhuǎn)速誤差e及其變化率ec，輸出為PWM的控制信號Vp(k)。用作參數(shù)辨識的BPN—NI的輸入為驅(qū)動系統(tǒng)的實際輸入(即BPNNC的輸出值Vp)和電機實際轉(zhuǎn)速yf，輸出為辨識的系統(tǒng)輸出y*。y*為預(yù)測轉(zhuǎn)速，用y*代替yf，用作RBFNNC的在線訓(xùn)練。圖3為參數(shù)辨識自適應(yīng)控制框圖。

    2個BPNN都是兩輸入單輸出網(wǎng)絡(luò)，離線訓(xùn)練的樣本均通過實驗的方法獲得。NNC的輸入樣本向量為Xci=(e(k)，ec(k)}，輸出樣本向量為Yci={Vp(k)}。NNI的輸入樣本向量XIi=(Vp(k一1)，yf(k一1)}，其輸出樣本向量為YIi={y*(k)}。網(wǎng)絡(luò)參數(shù)的學(xué)習(xí)分為兩步進行：先在離線訓(xùn)練中確定隱層節(jié)點的個數(shù)及其各層的網(wǎng)絡(luò)連接初始權(quán)值，再通過在線訓(xùn)練自適應(yīng)地調(diào)整權(quán)值。
    2個BPNN都采用3層的網(wǎng)絡(luò)。輸入層節(jié)點只起信號傳輸?shù)淖饔茫[含層和輸出層神經(jīng)元的激活函數(shù)采用Sigmoid函數(shù)：

   
    網(wǎng)絡(luò)的訓(xùn)練采用負(fù)梯度下降的誤差反向傳播算法。
    當(dāng)輸入一個樣本時，每個神經(jīng)元從前到后依次計算：

4 硬件電路的FPGA實現(xiàn)
4．1 BPNN在FPGA中的硬件可重構(gòu)實現(xiàn)
    目前基于SRAM工藝的FPGA具有易失性的特點，每次重新加電FPGA都要重配置，才能使FPGA進人工作狀態(tài)。配置信息通常存放在片外存儲器中，導(dǎo)致FPGA器件的資源配置可改變特性剛好可以滿足由上述可知的BP網(wǎng)絡(luò)的結(jié)構(gòu)可重構(gòu)、激活函數(shù)可重構(gòu)和學(xué)習(xí)算法可重構(gòu)的要求。
    從計算的角度考慮，BP網(wǎng)絡(luò)的算法可以劃分成3個步驟，即前向傳播、誤差反向傳播以及權(quán)值更新。但是考慮到神經(jīng)網(wǎng)絡(luò)的復(fù)雜性和設(shè)計文件的復(fù)用性，BP神經(jīng)網(wǎng)絡(luò)的硬件實現(xiàn)必須解決與算法有關(guān)的運算速度、計算精度、并行性和可存儲性等問題。本著層次化、模塊化的原則，采用由Verilog HDL硬件描述語言輸入的自上而下的設(shè)計方法，把BP神經(jīng)網(wǎng)絡(luò)分為前向運算模塊、誤差反傳及權(quán)值調(diào)整模塊、權(quán)值存儲模塊、權(quán)值分配模塊等幾個大的功能模塊。系統(tǒng)結(jié)構(gòu)框圖如圖4所示。

    將各個BP網(wǎng)絡(luò)運算模塊進行組合就可以實現(xiàn)一整套人工神經(jīng)網(wǎng)絡(luò)，但是僅僅將這些模塊簡單連在一起并不能讓網(wǎng)絡(luò)進行工作或訓(xùn)練。還必須精確設(shè)定在每一個時鐘沿對每一個模塊發(fā)出正確的使能信號，使每一個模塊處于工作狀態(tài)或者停滯狀態(tài)，并且還必須要有合適的地址信號發(fā)生器在正確的時間產(chǎn)生正確的地址信號，使每一次數(shù)據(jù)都能從正確的位置讀出并寫入正確的位置。本文根據(jù)BP算法的運算規(guī)則設(shè)計控制模塊，并且采用一個共用的地址發(fā)生器，控制模塊有7個輸出信號，分別是前向模塊使能信號、學(xué)習(xí)模塊使能信號、片內(nèi)RAM及地址產(chǎn)生模塊使能信號、片內(nèi)RAM寫入控制信號wen、片內(nèi)RAM讀出控制信號ren、片外存儲器寫控制信號save、片外存儲器讀控制信號load。最后的控制器可以使網(wǎng)絡(luò)進行離線訓(xùn)練時將前向模塊、誤差反傳模塊和相應(yīng)的控制模塊同時配置到FPGA中進行網(wǎng)絡(luò)訓(xùn)練；而當(dāng)訓(xùn)練好的網(wǎng)絡(luò)正常工作時，只在FPGA中配置前向模塊和相應(yīng)的控制模塊就可以高速運行該神經(jīng)網(wǎng)絡(luò)。工作流程如圖5所示。

4．2 其他主要模塊在FPGA中的實現(xiàn)
    三角波脈寬調(diào)制器(PWM)采用等腰三角形作為載波，將輸入信號與三角波信號比較產(chǎn)生。測速模塊、鑒相倍頻電路模塊可根據(jù)其原理設(shè)置相應(yīng)的乘法器和除法器即可實現(xiàn)。

5 實驗結(jié)果
    參考文獻通過對一些典型應(yīng)用的研究和分析，認(rèn)為16位定點數(shù)是不削弱神經(jīng)網(wǎng)絡(luò)能力的最小精度要求，并且為避免運算規(guī)模過于龐大和節(jié)約芯片資源，所以對32位的輸出數(shù)據(jù)進行了截尾操作，僅取32位中的前16位。
    速度伺服控制器電路中的所有模塊均用硬件語言Verilog HDL進行描述，在源代碼通過功能仿真和時序仿真測試后，再綜合生成網(wǎng)表文件，最后在Altera公司的Cyclone II EP2C35器件中實現(xiàn)，整個設(shè)計消耗的資源已經(jīng)接近飽和。BP網(wǎng)絡(luò)控制器的QuartusII仿真結(jié)果如圖6所示。由圖可知經(jīng)過多次訓(xùn)練后系統(tǒng)輸出值f接近于給定值t，誤差err變小[llg2]，小于給定誤差。

    驅(qū)動對象是一臺直流電機，輸入電壓是DC 27 V，額定電流為2．5 A，最大空載轉(zhuǎn)速為600 r／min。圖7為空載狀態(tài)下轉(zhuǎn)速指令由O上升到1lO r／min階躍輸入時的系統(tǒng)跟蹤結(jié)果。由圖7可知，系統(tǒng)能很快地響應(yīng)給定轉(zhuǎn)速的變化，有較好的跟蹤能力和穩(wěn)定性。

結(jié) 語
    運用神經(jīng)網(wǎng)絡(luò)控制的方法，在FPGA中硬件實現(xiàn)速度反饋調(diào)控電路，采用C++語言在FPGA片內(nèi)集成的NiosII軟核處理器內(nèi)進行坐標(biāo)變換和軌跡規(guī)劃，構(gòu)成一個完整的機械臂關(guān)節(jié)速度控制器的SOPC系統(tǒng)。通過實驗結(jié)果可知，此控制方案進一步提高了速度伺服系統(tǒng)的精度，增加了系統(tǒng)的集成度、抗干擾性和穩(wěn)定性，同時提高了系統(tǒng)的調(diào)試效率，是現(xiàn)代機器人伺服系統(tǒng)向模塊化、智能化發(fā)展的方向。