一種可實現(xiàn)快速響應的V/I電路的設計方法

　0 引言

　　本文通過電流驅(qū)動負載，設計了一種具有快速響應的電壓轉(zhuǎn)電流電路，同時采用PSPICE里的實際模型對電路進行了仿真，仿真響應時間為百ns。故該電路的設計對高速網(wǎng)絡中有一定的參考價值。

　　1 電壓轉(zhuǎn)電流的理論分析

　　由集成運放搭建的反饋電路一般均可用圖1所示的方框圖來表示，可根據(jù)輸出信號為電流和電壓以及反饋信號為電壓電流來進行分類(可分為四類)。本電路采用電流串聯(lián)負反饋的形式，其輸入和輸出阻抗為：

　　其中Ri、R0是基本放大器的輸入、輸出電阻;A是負載為RL時基本放大器的增益，AS|RL=0分別是短路時的基本放大器的源增益，其中，。這里所指的基本放大器均應包括反饋網(wǎng)絡的負載效應電阻。由公式可見，電流串聯(lián)具有跨導放大器的特性，即具有較高的輸入阻抗和輸出阻抗。

　　2 用PSPICE建立仿真電路

　　圖2所示是一種電壓轉(zhuǎn)電流的電路圖，電路中的運放和三級管都是使用常規(guī)產(chǎn)品型號。采用的運放為高速運放，三極管為高頻率器件，兩者的高頻率配合使得該電壓轉(zhuǎn)電流電路能夠有更快的響應速度以及更高的帶寬。由運放的虛短和虛斷特性以及R1=R2，R5=R6可以推出負載電流和電壓的關(guān)系為：

　　圖2中的Cl為補償電容，用于消除電路所產(chǎn)生的過沖。R7和R8為限流電阻，可用于保護三極管，R4為實際電路中假設的負載。設輸入電壓為上升下降時間均為20 ns的脈沖，因此，可對圖2電路進行仿真。

　　3 仿真結(jié)果

　　若取R5為1 kΩ，R1為470 Ω，R3為O.5 Ω，其所得到的理論電流為I=0.94U。當輸入為O.5 V時，其仿真結(jié)果如圖3所示，可以看出，該方式下，在上升和下降過程中會產(chǎn)生震蕩過沖，且電流越大，過沖越嚴重。而在2腳與6腳之間增加補償電容時，過沖消除，此時的仿真結(jié)果如圖4所示。當改變輸入電壓時，其輸出也與理論基本接近，而且具有更好的線性關(guān)系，此時的仿真結(jié)果如圖5所示，其電流接近1 A。

　　從上述這些仿真結(jié)果可以看出，該電路具有較快的上升和下降時間，其數(shù)值接近100 ns。

　　4 結(jié)束語

　　本文介紹了一種可實現(xiàn)快速響應的V/I電路的設計方法，該電路采用合理的補償電容來消除電路中的過沖，其響應時間為百ns級，而且可以加大驅(qū)動電流?？捎糜隍?qū)動電流型負載器件。仿真電路采用PSPICE中的實際器件模型，因而更接近實際搭建的電路，因此，該方法對驅(qū)動高速電流型負載有一定的實際應用參考價值。