基于溫度補(bǔ)償?shù)臒o運(yùn)放低壓帶隙基準(zhǔn)源設(shè)計

摘要：設(shè)計了一種帶溫度補(bǔ)償的無運(yùn)放低壓帶隙基準(zhǔn)電路。提出了同時產(chǎn)生帶隙基準(zhǔn)電壓源和基準(zhǔn)電流源的技術(shù)，通過改進(jìn)帶隙基準(zhǔn)電路中的帶隙負(fù)載結(jié)構(gòu)以及基準(zhǔn)核心電路，基準(zhǔn)電壓和基準(zhǔn)電流可以分別進(jìn)行溫度補(bǔ)償。在0．5μmCMOS N阱工藝條件下，采用spectre進(jìn)行模擬驗(yàn)證。仿真結(jié)果表明，在3．3 V條件下，在-20～100℃范圍內(nèi)，帶隙基準(zhǔn)電壓源和基準(zhǔn)電流源的溫度系數(shù)分別為35．6 ppm／℃和37．8 ppm／  ℃，直流時的電源抑制比為-68 dB，基準(zhǔn)源電路的供電電壓范圍為2．2～4．5V。
關(guān)鍵詞：基準(zhǔn)電壓；基準(zhǔn)電流；帶隙負(fù)載結(jié)構(gòu)；溫度系數(shù)；電源抑制比

    帶隙基準(zhǔn)源是集成電路中一個重要的單元模塊。目前，基準(zhǔn)電壓源被廣泛應(yīng)用在高精度比較器、A／D和D／A轉(zhuǎn)換器、動態(tài)隨機(jī)存取存儲器等集成電路中。隨著大規(guī)模集成電路的發(fā)展，具有低溫漂的基準(zhǔn)電壓源與基準(zhǔn)電流源越來越多地被要求設(shè)計在同一個集成電路中。傳統(tǒng)的帶隙基準(zhǔn)源電路一般以產(chǎn)生低溫漂的基準(zhǔn)電壓為設(shè)計目的，由于薄膜電阻阻值受溫度影響，并不能得到溫度特性較好的基準(zhǔn)電流。
    本文結(jié)合低壓技術(shù)，利用薄膜電阻的正溫度系數(shù)對基準(zhǔn)電流進(jìn)行補(bǔ)償，通過改進(jìn)帶隙基準(zhǔn)電路中的帶隙負(fù)載結(jié)構(gòu)對基準(zhǔn)電壓進(jìn)行補(bǔ)償，基準(zhǔn)電壓和基準(zhǔn)電流可以同時分別進(jìn)行溫度補(bǔ)償。提出一種同時產(chǎn)生穩(wěn)定低壓基準(zhǔn)電壓源和基準(zhǔn)電流源的低功耗電路。此基準(zhǔn)電路結(jié)構(gòu)簡單、占用芯片面積小、功耗低，可以廣泛虛用于各種集成電路中。

1 傳統(tǒng)低電壓帶隙基準(zhǔn)源
    圖1為傳統(tǒng)低壓帶隙基準(zhǔn)電壓源的原理示意圖。雙極性晶體管的基極一發(fā)射極電壓Vbf，具有負(fù)溫度系數(shù)，當(dāng)溫度為300 K時，其溫度系數(shù)一般為-1．5 mV／K。而熱電壓VT具有正的溫度系數(shù)，其溫度系數(shù)為+0．087 mV／K。由于運(yùn)算放大器組成反饋環(huán)路，X點(diǎn)與Y點(diǎn)電壓相同，M點(diǎn)與N點(diǎn)電壓相同，電阻R1的壓降就等于Q1與Q2的電壓差△Vbe，輸出電流Iref與輸出電壓Vref可以分別表示為：
   
   
    選取合適的電阻比例(R2+R3)／R1，可以得到與溫度無關(guān)的基準(zhǔn)電壓Vref，但是由于R2與R3的溫度系數(shù)TCR不為零，則不能得到與溫度不相關(guān)的電流Iref。

2 改進(jìn)的低電壓帶隙基準(zhǔn)負(fù)載結(jié)構(gòu)
    由式(5)可得，要得到在一定溫度范圍內(nèi)與溫度零相關(guān)的基準(zhǔn)電流I(T0)，電阻溫度系數(shù)TCR必須滿足：
   
    通過調(diào)整電阻的阻值可達(dá)到上式要求，但在這種情況下，式(2)中的基準(zhǔn)電壓V(T0)就一定不與溫度零相關(guān)，為了產(chǎn)生在一定溫度范圍內(nèi)與溫度無關(guān)的基準(zhǔn)電壓Iref，現(xiàn)引入了一種新的負(fù)載結(jié)構(gòu)，圖1中的負(fù)載電阻R4可改成如圖2中R2的結(jié)構(gòu)，基準(zhǔn)電壓Vref可以表示為：
   
    由上可知，滿足式(7)時，可以得到在一定溫度范圍內(nèi)與溫度零相關(guān)的基準(zhǔn)電流I(T0)，要得到在一定溫度范圍內(nèi)與溫度無關(guān)的基準(zhǔn)電壓Vref，必須滿足：
   
    由于電壓Vbe的溫度系數(shù)室溫下為-1．5 mV／K，所以要選擇具有正溫度系數(shù)的電阻以滿足式(9)的要求。在CMOS工藝中的擴(kuò)散電阻和阱電阻阻值是隨著溫度的升高而增大的，符合電路設(shè)計要求。

3 改進(jìn)的無運(yùn)放低電壓帶隙基準(zhǔn)電路
   為了使電路的功耗進(jìn)一步降低，提出了一種無運(yùn)放低電壓基準(zhǔn)電路，將圖2中的負(fù)載結(jié)構(gòu)放入該基準(zhǔn)電路中，得到如圖3中的改進(jìn)的無運(yùn)放帶隙基準(zhǔn)電路，此電路中流過節(jié)點(diǎn)X和Y的電流分別為sI，s為常數(shù)，其大小可通過改變相關(guān)MOS管的寬長比調(diào)節(jié)，令流過管M3a與管M4a的電流均為sk1I，流過管M3b與管M4b的電流均為sk2I，可通過調(diào)節(jié)k1與k2的值來調(diào)節(jié)流過電阻R4的電流，改進(jìn)的帶隙基準(zhǔn)電路可以更好的調(diào)節(jié)電路中各支路電流的大小，從而可以更精確的得到需要的基準(zhǔn)電流值和基準(zhǔn)電壓值。基準(zhǔn)電流Iref和基準(zhǔn)電壓Vrer分別表示為：
   
    由式(10)和(11)可知，基準(zhǔn)電壓Vref和基準(zhǔn)電流Iref有不同的溫度補(bǔ)償方式，如果要求Vref和Iref同時與溫度零相關(guān)，必須滿足以下條件：
   
    式中VbG0約為1．25 V，對于設(shè)計所需要的基準(zhǔn)電流值，根據(jù)式(15)可以更好地選擇薄膜電阻值的大小。

4 電路仿真結(jié)果
    本文設(shè)計的帶隙基準(zhǔn)源的整體版圖如圖4所示。

    面積為148μm×120μm?；?．5μm CMOS工藝，通過spectre對圖3所示的電路進(jìn)行仿真優(yōu)化。在電源電壓為3．3 V的條件下，溫度從-20～120℃變化時，得到圖5所示輸出電壓Vref隨溫度變化仿真曲線圖，溫度系數(shù)為35．6 ppm／℃。圖6是得到的輸出電流Iref隨溫度變化仿真曲線圖，溫度系數(shù)為37．8 ppm／℃。這說明了電路可以同時提供溫度補(bǔ)償?shù)牡蜏仄鶞?zhǔn)電壓和基準(zhǔn)電流?；鶞?zhǔn)電壓的PSRR特性如圖7所示，在直流情況下，PSRR為-68dB。

5 結(jié)語
    基于低電壓帶隙基準(zhǔn)源的基本原理，提出一個可以同時提供溫度補(bǔ)償?shù)?strong>低壓基準(zhǔn)電壓和基準(zhǔn)電流的電路設(shè)計。設(shè)計中用具有正溫度系數(shù)的薄膜電阻對基準(zhǔn)電流進(jìn)行溫度補(bǔ)償，通過改進(jìn)帶隙基準(zhǔn)電路中的帶隙負(fù)載結(jié)構(gòu)對基準(zhǔn)電壓進(jìn)行補(bǔ)償，同時得到了低溫漂的基準(zhǔn)電流和基準(zhǔn)電壓。仿真結(jié)果表明，在-20～120℃的溫度范圍內(nèi)，基準(zhǔn)電壓和基準(zhǔn)電流的溫度系數(shù)均小于40 ppm／℃，具有較好溫度特性，直流時的電源抑制比為-68 dB。此電路設(shè)計結(jié)構(gòu)簡單，可以廣泛應(yīng)用于各種集成電路中。