異步FIFO結(jié)構(gòu)及FPGA設(shè)計(jì)

    關(guān)鍵詞：異步電路 FIFO 亞穩(wěn)態(tài) 格雷碼

1 異步FIFO介紹

在現(xiàn)代的集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大，一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘域帶來的一個(gè)問題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO（First In First Out）是解決這個(gè)問題一種簡便、快捷的解決方案。使用異步FIFO可以在兩個(gè)不同時(shí)鐘系統(tǒng)之間快速而方便地傳輸實(shí)時(shí)數(shù)據(jù)。在網(wǎng)絡(luò)接口、圖像處理等方面，異步FIFO得到了廣泛的應(yīng)用。

異步FIFO是一種先進(jìn)先出的電路，使用在需要產(chǎn)時(shí)數(shù)據(jù)接口的部分，用來存儲(chǔ)、緩沖在兩個(gè)異步時(shí)鐘之間的數(shù)據(jù)傳輸。在異步電路中，由于時(shí)鐘之間周期和相位完全獨(dú)立，因而數(shù)據(jù)的丟失概率不為零。如何設(shè)計(jì)一個(gè)高可靠性、高速的異步FIFO電路便成為一個(gè)難點(diǎn)。本文介紹解決這一問題的一種方法。

    圖1是異步FIFO的結(jié)構(gòu)框圖。

由圖1可以看出：整個(gè)系統(tǒng)分為兩個(gè)完全獨(dú)立的時(shí)鐘域——讀時(shí)鐘域和寫時(shí)間域；FIFO的存儲(chǔ)介質(zhì)為一塊雙端口RAM，可以同時(shí)進(jìn)行讀寫操作。在寫時(shí)鐘域部分，由寫地址產(chǎn)生邏輯產(chǎn)生寫控制信號(hào)和寫地址；讀時(shí)鐘部分由讀地址產(chǎn)生邏輯產(chǎn)生讀控制信號(hào)和讀地址。在空/滿標(biāo)志產(chǎn)生部分，由讀寫地址相互比較產(chǎn)生空/滿標(biāo)志。

2 異步FIFO的設(shè)計(jì)難點(diǎn)

設(shè)計(jì)異步FIFO有兩個(gè)難點(diǎn)：一是如何同步異步信號(hào)，使觸發(fā)器不產(chǎn)生亞穩(wěn)態(tài)；二是如何正確地設(shè)計(jì)空、滿以及幾乎滿等信號(hào)的控制電路。

下面闡述解決問題的具體方法。

2.1 亞穩(wěn)態(tài)問題的解決

在數(shù)字集成電路中，觸發(fā)器要滿足setup/hold的時(shí)間要求。當(dāng)一個(gè)信號(hào)被寄存器鎖存時(shí)，如果信號(hào)和時(shí)鐘之間不滿足這個(gè)要求，Q端的值是不確定的，并且在未知的時(shí)刻會(huì)固定到高電平或低電平。這個(gè)過程稱為亞穩(wěn)態(tài)（Metastability）。圖2所示為異步時(shí)鐘和亞穩(wěn)態(tài)，圖中clka和clkb為異步時(shí)鐘。

    亞穩(wěn)態(tài)必定會(huì)發(fā)生在異步FIFO中。圖中在異步FIFO中，電路外部的輸入和內(nèi)部的時(shí)鐘之間是毫無時(shí)間關(guān)系的，因此setup/hold沖突是必然的；同在電路內(nèi)部的兩個(gè)沒有關(guān)系的時(shí)鐘域之間的信號(hào)傳遞，也必須會(huì)導(dǎo)致setup/hold沖突。

雖然亞穩(wěn)態(tài)是不可避免的，但是，下面的設(shè)計(jì)改進(jìn)可以將其發(fā)生的概率降低到一個(gè)可以接受的程度。

①對(duì)寫地址/讀地址采用格雷碼。由實(shí)踐可知，同步多個(gè)異步輸入信號(hào)出現(xiàn)亞穩(wěn)態(tài)的概率遠(yuǎn)遠(yuǎn)大于同步一個(gè)異步信號(hào)的概率。對(duì)多個(gè)觸發(fā)器的輸出所組成的寫地址/讀地址可以采用格雷碼。由于格雷碼每次只變化一位，采用格雷碼可以有效地減少亞穩(wěn)態(tài)的產(chǎn)生。

    ②采用觸發(fā)器來同步異步輸入信號(hào)，如圖3中的兩極觸發(fā)器可以將出現(xiàn)亞穩(wěn)態(tài)的幾率降低到一個(gè)很小的程度。但是，正如圖3所示，這種方法同時(shí)帶來了對(duì)輸入信號(hào)的一級(jí)延時(shí)，需要在設(shè)計(jì)時(shí)鐘的時(shí)候加以注意。

2.2 空/滿標(biāo)志的產(chǎn)生

空/滿標(biāo)志的產(chǎn)生FIFO的核心部分。如何正確設(shè)計(jì)此部分的邏輯，直接影響到FIFO的性能。

空/滿標(biāo)志產(chǎn)生的原則是：寫滿不溢出，讀空不多讀。即無論在什么進(jìn)修，都不應(yīng)出現(xiàn)讀寫地址同時(shí)對(duì)一個(gè)存儲(chǔ)器地址操作的情況。在讀寫地址相等或相差一個(gè)或多個(gè)地址的時(shí)候，滿標(biāo)志應(yīng)該有效，表示此時(shí)FIFO已滿，外部電路應(yīng)對(duì)FIFO發(fā)數(shù)據(jù)。在滿信號(hào)有效時(shí)寫數(shù)據(jù)，應(yīng)根據(jù)設(shè)計(jì)的要求，或保持、或拋棄重發(fā)。同理，空標(biāo)志的產(chǎn)生也是如此，即：

空標(biāo)志<=(|寫地址-讀地址|<=預(yù)定值)AND（寫地址超前讀地址）

滿標(biāo)志<=（|寫地址-讀地址|<=預(yù)定值）AND(讀地址超前寫地址)

    最直接的做法是，采用讀寫地址相比較來產(chǎn)生空滿標(biāo)志。如圖4所示，當(dāng)讀寫地址的差值等于一個(gè)預(yù)設(shè)值的時(shí)候，空/滿信號(hào)被置位。這種實(shí)現(xiàn)方法邏輯簡單，但它是減法器形成的一個(gè)比較大的組合邏輯，因而限制了FIFO的速度。所以，一般只采用相等不相等的比較邏輯，避免使用減法器。

圖5是另外一種常用的設(shè)計(jì)，比較器只對(duì)讀寫地址比較是否相等。在讀寫地址相等的時(shí)候有兩種情況：滿或者空。所以，附加了一個(gè)并行的區(qū)間判斷邏輯來指示是空還是滿。這個(gè)區(qū)間判斷邏輯將整個(gè)地址空間分為幾個(gè)部分，以指示讀寫地址的相對(duì)位置。這種做法提高了整個(gè)電路的速度，但是也有其缺點(diǎn)。主要是直接采用讀寫地址等于不等于的比較邏輯來進(jìn)行空/滿標(biāo)志的判斷，可以帶來誤判。

3 新穎的FIF0空/滿標(biāo)志控制邏輯

3.1 對(duì)讀寫地址的分析

由以上對(duì)FIFO的分析可以看出，由地址直接相減和將地址相互比較產(chǎn)生空/滿標(biāo)志都不可取。如何簡單地進(jìn)行直接比較，又不提高邏輯的復(fù)雜程度呢？對(duì)地址加延時(shí)可以做到這一點(diǎn)。設(shè)讀地址為Rd_bin_addr，用讀地址Rd_addr產(chǎn)生讀地址的格雷碼Rd_next_gray_addr,將Rd_next_gray_addr延一拍得到Rd_gray_addr,再將Rd_gray_addr延一拍得到Rd_last_gray_addr。在絕對(duì)時(shí)間上，Rd_next_gray_addr、Rd_gray_addr、Rd_last_gray_addr這些地址先后關(guān)系，從大到小排列，并且相差一個(gè)地址，如圖6所示。

    寫地址的格雷碼的產(chǎn)生也與此類似，即：Wt_next_gray_addr、Wt_gray_addr、Wt_last_gray_addr。利用這6個(gè)格雷碼進(jìn)行比較，同時(shí)加上讀寫使能，就能方便而靈活地產(chǎn)生空/滿標(biāo)志。

以空標(biāo)志Empty的產(chǎn)生為例，當(dāng)讀寫格雷碼地址相等或者FIFO內(nèi)還剩下一個(gè)深度的字，并且正在不空的情況下執(zhí)行讀操作，這時(shí)Emptr標(biāo)志應(yīng)該置為有效（高電平有效）。

即EMPTY<=(Rd_gray_addr=Wt_gray_addr)and(Read_enable=1)或EMPTY<=(Rd_next_gray_addr=Wt_gray_addr)and(Read_enable=1)

同理可類推滿標(biāo)志的產(chǎn)生邏輯。

3.2 基于延時(shí)格雷碼的FIFO標(biāo)志產(chǎn)生邏輯

圖7是使用上述思想設(shè)計(jì)的地址產(chǎn)生和標(biāo)志產(chǎn)生的邏輯。首先，在地址產(chǎn)生部分，將產(chǎn)生的格雷碼地址加一級(jí)延時(shí)，利用其前一級(jí)地址與當(dāng)前的讀地址作比較。其次，在空/滿標(biāo)志有效的時(shí)候，采用了內(nèi)部保護(hù)機(jī)制，不使讀/寫地址進(jìn)一步增加而出現(xiàn)讀寫地址共同對(duì)一個(gè)存儲(chǔ)單元操作的現(xiàn)象。

3.3 仿真信號(hào)波形

利用圖7電路設(shè)計(jì)的思想構(gòu)造了一個(gè)256×8的FIFO，用MODELSIM進(jìn)行仿真。圖8為系統(tǒng)中主要信號(hào)對(duì)讀空情況的仿真波形。

圖6 經(jīng)過延時(shí)后格雷碼之間的關(guān)系

    圖8中，WDATA為寫數(shù)據(jù)，RDATA為讀數(shù)據(jù)，WCLK為寫時(shí)鐘，RCLK為讀時(shí)鐘，REMPTY為空信號(hào)，AEMPTY的幾乎空信號(hào)，RPTR為讀地址WPTR為寫地址，RGNEXT為下一位讀地址格雷碼，RBIN讀地址二進(jìn)制，RBNEXT為下一位讀地址的二進(jìn)制碼。

由圖8可以看出，由于讀時(shí)鐘高于寫時(shí)鐘，讀地址逐漸趕上寫地址，其中由AEMPTY信號(hào)指示讀地址和寫地址的接近程度。當(dāng)這個(gè)信號(hào)足夠長而被觸發(fā)器捕捉到時(shí)，真正的空信號(hào)REMPTY有效。

4 電路優(yōu)點(diǎn)的分析

由圖7可見，該電路最大的瓶頸為二進(jìn)制到格雷碼和比較器的延時(shí)之和。由于這兩個(gè)組合邏輯的延時(shí)都很小，因此該電路的速度很高。經(jīng)測(cè)試，在Xilinx的FPGA中，時(shí)鐘頻率可達(dá)140MHz。另外，由于將異步的滿信號(hào)加了一級(jí)鎖存，從而輸出了可靠而穩(wěn)定的標(biāo)志。

圖8 讀空情況的仿真波形圖

5 總結(jié)

在實(shí)際工作中，分別用圖4、圖5與圖7中所示的邏輯實(shí)現(xiàn)了一個(gè)256×8的FIFO。綜合工具為SYNPLIFY7.0，由Foundation Series 3.3i布局布線后燒入Xilinx公司的WirtexEV100ECS144。三者的性能指標(biāo)比較見表1。

表1 三種不同設(shè)計(jì)的比較

由表1可知，圖7所示的異步FIFO的電路速度高，面積小，從而降低了功耗，提高了系統(tǒng)的穩(wěn)定性