當前位置:首頁 > EDA > 電子設計自動化
[導讀]采用VHDL語言和圖形輸入設計方法,給出了用CPLD在遠程多路數(shù)據(jù)采集系統(tǒng)中實現(xiàn)地址譯碼、串口擴展、模塊測試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法,同時簡要介紹了遠程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。

    摘要:采用VHDL語言和圖形輸入設計方法,給出了用CPLD在遠程多路數(shù)據(jù)采集系統(tǒng)中實現(xiàn)地址譯碼、串口擴展、模塊測試、模數(shù)轉(zhuǎn)換以及高位數(shù)據(jù)處理等功能的具體方法,同時簡要介紹了遠程多路數(shù)據(jù)采集系統(tǒng)的工作原理及軟、硬件框架。

    關(guān)鍵詞:CPLD;單片機;譯碼;RS-232;VHDL; EPM7256SQC208

CPLD(Complex Programmable Logic Device?復雜可編程邏輯器件)是在傳統(tǒng)的PAL、GAL基礎上發(fā)展起來的。目前,CPLD已在通訊、DSP及微機系統(tǒng)中有著非常廣泛的應用,它不僅可使設計的產(chǎn)品小型化、集成化和穩(wěn)定可靠,而且還具有在系統(tǒng)或在芯片直接編程的能力,從而使電子系統(tǒng)的設計、開發(fā)、更新與維護變得更為方便,更便于裝配和批量生產(chǎn)。因此,利用CPLD可大大縮短設計周期,減少設計費用,降低設計風險。遠程多路數(shù)據(jù)采集系統(tǒng),不但需要較多的片選信號,而且模塊測試所占用的I/O口資源也較多,用一般的芯片較難實現(xiàn),而用CPLD/FPGA則不但可以較好地實現(xiàn)其功能,而且還可大大提高設計能力和設計效率。

1 系統(tǒng)組成思路

本遠程多路數(shù)據(jù)采集系統(tǒng)以Altera公司7000S系列CPLD產(chǎn)品中的EPM7256SQC208-10為控制核心,并由A/D(模擬量采集)模塊、DI(數(shù)字量采集)模塊、D/A(模擬量輸出)模塊、DO(數(shù)字量輸出)模塊、MCU模塊、電源模塊及I/O接口模塊組成,其系統(tǒng)組成原理圖如圖1所示。

圖中,MCU模塊主要由CAN總線模塊、RS-485模塊、RS-232模塊、時鐘和復位模塊、CPLD模塊等組成,MCU模塊的電路原理圖如圖2所示。該遠程多路數(shù)據(jù)采集系統(tǒng)的I/O接口板共有14個插槽,其中12個插槽可實現(xiàn)A/D模塊、D/A模塊、DI模塊、DO模塊等四種模塊的任意配置。因此,單個數(shù)據(jù)采集系統(tǒng)最大可采集192路模擬量或192路數(shù)字量,也可以提供最大96路模擬量輸出或192路數(shù)字量輸出。多個數(shù)據(jù)采集系統(tǒng)也可以根據(jù)實際和現(xiàn)場需要通過CAN總線、RS-485總線或RS-232總線進行連接,從而實現(xiàn)上百個或上千個采集頻率不高的遠程數(shù)據(jù)采集。該遠程多路數(shù)據(jù)采集系統(tǒng)可采集0~5V的電壓信號和4~20mA的電流信號,數(shù)字量輸出電平為12V,可直接控制12V的繼電器。

顯而易見,傳統(tǒng)的設計思路不但要使用大量的外圍芯片,而且需要主處理器直接控制各種采集模塊和控制模塊,并完成各模塊和通道的自檢。因此,這種解決方案需要占用主處理器大量的I/O資源和處理時間。然而,一般處理器的 I/O資源極其有限,而且又要求大量的匯編軟件配合,這就使設計移植變得比較困難;此外,由于I/O的頻繁操作也不利于系統(tǒng)調(diào)度軟件的設計和其他軟件模塊的實時執(zhí)行,因而在現(xiàn)場更難以組成分布式控制管理系統(tǒng)(FCS)??梢?,如果采用傳統(tǒng)的設計方法,不但使系統(tǒng)設計較為龐大,而且開發(fā)成本高、設計周期長、設計效率低。所以,傳統(tǒng)的設計思路在遠程多路數(shù)據(jù)采集系統(tǒng)中是不可取的,而使用CPLD或FPGA器件則可以較好地解決上述問題。

2?。茫校蹋脑O計

2.1 頂層軟件設計

上述功能可在MAX+PLUSII 9.5環(huán)境下設計完成。該系統(tǒng)的軟件設計采用“自頂向下”、“軟硬兼施”的設計方法,主要設計了五大功能模塊,分別是DECODE?地址譯碼?模塊、AD?模擬量輸入數(shù)據(jù)處理?模塊。DATA?數(shù)據(jù)處理?模塊、TEST?模塊自動識別?模塊、UART?串口擴展?模塊,其設計原理圖如圖3所示。其中譯碼模塊用于完成處理器對CPLD片內(nèi)和片外模塊的尋址和譯碼,這是一種簡單的譯碼邏輯和觸發(fā)電路,共產(chǎn)生34個片選信號。AD模塊用于完成對10位A/D 轉(zhuǎn)換芯片TLV1578高位D8、D9的處理以及實現(xiàn)D9/A1、D8/A0的分時復用,是一般組合邏輯電路和數(shù)據(jù)緩沖及鎖存電路。TEST模塊用于完成對各種模塊的自動識別,包括識別某一插槽有無模塊以及具體是何種模塊,該模塊共需處理36個測試信號。DATA模塊用于簡單處理各種數(shù)據(jù),包括數(shù)據(jù)的緩沖、鎖存以及驅(qū)動放大等。由于該系統(tǒng)中單片機的串口被RS-485占用,因此,UART模塊一般用于實現(xiàn)RS-232串口擴展。

2.2 底層軟件設計

底層軟件設計是基于頂層軟件中五大功能模塊而設計的,其中UART模塊設計采用VHDL語言描述完成,而DECODE模塊、TEST模塊、DATA模塊和AD模塊由于原理和時序相對簡單,則采用圖形輸入設計方法,并通過編譯、綜合、仿真后生成底層設計文件(即生成相應的設計符號*.sym),以供頂層設計調(diào)用。

為了突出重點,這里只簡單介紹UART模塊的底層設計。UART模塊是一個8位全雙工異步接收發(fā)送器模塊,該模塊主要由四個子模塊構(gòu)成,即并入串出模塊、串入并出模塊、接口模塊、時鐘產(chǎn)生模塊。該UART模塊的主要功能是:從計算機接收8位并行數(shù)據(jù)并發(fā)送到串口輸出;二是從串口讀入外部串行數(shù)據(jù)并將其轉(zhuǎn)換為8位并行數(shù)據(jù)送到計算機。

    并入串出操作由輸入信號的高電平觸發(fā)的,串行輸出結(jié)束后,結(jié)束信號變?yōu)椤啊?。而串入并出操作則由串行輸入的下降沿觸發(fā),且串行輸入要保持低電平持續(xù)半個周期以上。此半周期時鐘同時可作為輸入移位時鐘,8位數(shù)據(jù)輸入結(jié)束后,結(jié)束信號變?yōu)椤啊⒕S持到下次數(shù)據(jù)輸入。數(shù)據(jù)口是8位雙向三態(tài)I/O口。

時鐘產(chǎn)生模塊產(chǎn)生的時鐘用于并入串出模塊和串入并出模塊。在串入并出操作中,工作時鐘只有高于移位時鐘,才能檢測是否開始一次新的輸入過程,因此,工作時鐘是移位時鐘的4倍。其時鐘產(chǎn)生模塊的VHDL源程序如下:

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;?

ENTITY clkgen IS

PORT (iclk,oclk:BUFFER STD_LOGIC);?

END clkgen;

ARCHITECTURE clk OF clkgen IS

SIGNAL iclk_lag,oclk_lag:TIME:=0 ns;

SIGNAL temp_iclk,temp_oclk:STD_LOGIC;

BEGIN

PROCESS(temp_iclk,temp_oclk)

BEGIN

temp_iclk<=NOT temp_iclk AFTER iclk_lag/4;

temp_oclk<=NOT temp_oclk AFTER oclk_ lag;

END PROCESS;

iclk<=temp_iclk;

oclk<=temp_oclk;

END clk;

限于篇幅,UART模塊的其它底層模塊設計這里不作一一介紹。

圖3

3 系統(tǒng)仿真和驗證

軟件設計完成后,可根據(jù)Protel99SE中的電路原理圖進行引腳鎖定,然后啟動編譯程序來編譯項目。編譯器將進行錯誤檢查、網(wǎng)表提取、邏輯綜合和器件適配,然后進行行為仿真、功能仿真和時序仿真。最后采用并口下載電纜ByteBlaster并通過JTAG編程方式將top.pof文件下載到EPM7256SQC208-10芯片中,從而生成硬件電路。4 結(jié)束語

為了將該遠程多路數(shù)據(jù)采集系統(tǒng)應用到污水處理自動控制系統(tǒng)中,筆者設計了以計算機為核心的分布式控制管理系統(tǒng)(FCS),從而高性價比地實現(xiàn)了污水處理設備的自動化控制和信息化管理,穩(wěn)定可靠地發(fā)揮了污水處理設備的作用,實現(xiàn)了現(xiàn)場數(shù)據(jù)信息傳遞的完全數(shù)字化,同時保證了數(shù)據(jù)采集的準確性和控制功能的可靠性。

借助先進的MAX+PLUSII EDA設計軟件和高可靠性的CPLD/FPGA芯片開發(fā)的這種分布式控制管理系統(tǒng),不但可大大節(jié)省電路開發(fā)費用,而且能提高設計效率,同時還可有效實現(xiàn)電路的數(shù)字化與微型化。

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務中斷的風險,如企業(yè)系統(tǒng)復雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務引領增長 以科技創(chuàng)新為引領,提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉