基于CPLD的CCD相機(jī)圖像信號(hào)模擬器的設(shè)計(jì)

摘要 本文講述了對(duì)某CCD相機(jī)的圖像數(shù)據(jù)輸出接口和圖像數(shù)據(jù)源的模擬過(guò)程。主要在CPLD器件上實(shí)現(xiàn)，通過(guò)應(yīng)用基于Channel link技術(shù)(LVDS串行／解串技術(shù))的Camlink標(biāo)準(zhǔn)接口傳輸方案，最終以LVDS方式輸出信號(hào)，可以用來(lái)檢測(cè)圖像采集卡的工作狀態(tài)。
關(guān)鍵字 CCD Camlink  LVDS  CPLD 

1 引言

    多年來(lái)CCD 器件以體積小、重量輕、功耗小、工作電壓低和抗燒毀等優(yōu)點(diǎn)以及在分辨率、動(dòng)態(tài)范圍、靈敏度、實(shí)時(shí)傳輸、自掃描等特性，廣泛地應(yīng)用于攝像器材、氣象、航天航空、軍事、醫(yī)療以及工業(yè)檢測(cè)等眾多領(lǐng)域。

    在對(duì)某多通道高速CCD相機(jī)輸出圖像信號(hào)的采集系統(tǒng)設(shè)計(jì)過(guò)程當(dāng)中，我們需要對(duì)此系統(tǒng)在正式使用之前進(jìn)行調(diào)試，來(lái)測(cè)試它能否正常工作。本文利用CPLD和LVDS嚴(yán)格對(duì)CCD相機(jī)的輸出接口進(jìn)行了模擬，并且以LVDS方式輸出圖像信號(hào)。

2 相機(jī)系統(tǒng)輸出接口信號(hào)及Camera link 接口

   此CCD 相機(jī)最終的輸出信號(hào)符合camera link 接口標(biāo)準(zhǔn)，每個(gè)通道輸出3072個(gè)像元后，接著輸出1024個(gè)零電平像元，數(shù)據(jù)采用LVDS差分輸出，每通道的輸出信號(hào)包括：控制信號(hào)：像元時(shí)鐘DCLK，行同步信號(hào)LVAL和外觸發(fā)信號(hào)DTRG；數(shù)字圖像信號(hào)（8位并行輸出）DATA。各信號(hào)波形大致如圖1 所示：

                                圖1

·    DCLK像元時(shí)鐘頻率為31MHz，由62MHz晶振產(chǎn)生后二分頻得到。以LVDS信號(hào)輸出。

·   行同步信號(hào)LVAL在輸出3072個(gè)像元和1024個(gè)零電平像元時(shí)，LVAL為低電平，在兩個(gè)有效行中間會(huì)跳變幾個(gè)無(wú)效的像素點(diǎn)，跳變無(wú)效像素點(diǎn)時(shí)，LVAL為高電平。跳過(guò)的像素點(diǎn)的數(shù)目未定，初步設(shè)為固定4個(gè)像素。以LVDS信號(hào)輸出。

·   外觸發(fā)信號(hào)DTRG是用來(lái)觸發(fā)采集卡的工作，它與LVAL信號(hào)下降沿對(duì)齊，高電平寬度為像元時(shí)鐘一個(gè)周期的寬度。

    為提高傳輸效率以及降低傳輸成本，CCD相機(jī)將以上圖像信號(hào)按Camera Link 標(biāo)準(zhǔn)轉(zhuǎn)換成低電平差分信號(hào)（LVDS）輸出。系統(tǒng)采用與CCD 相機(jī)相匹配的National semiconductor芯片組DS90C031W/ML 來(lái)完成TTL電平信號(hào)和LDVS信號(hào)之間的轉(zhuǎn)換，轉(zhuǎn)換接口芯片如圖2 所示，一個(gè)接口轉(zhuǎn)換芯片可以將4個(gè)信號(hào)轉(zhuǎn)換成4對(duì)符合TIA/EIA-644 標(biāo)準(zhǔn)的LVDS 數(shù)據(jù)流。另外還有兩個(gè)使能端，在工作時(shí)，EN接低電平， 接高電平。此芯片的最大傳輸速度可達(dá)77.7MHz，供電電壓為+5V，符合系統(tǒng)需要。最后輸出信號(hào)接到圖像采集系統(tǒng)的輸入端。在本文的設(shè)計(jì)當(dāng)中，只用到驅(qū)動(dòng)芯片，接收芯片放在圖像采集系統(tǒng)電路中。

3硬件結(jié)構(gòu)

本設(shè)計(jì)的硬件電路主要由三部分組成，結(jié)構(gòu)框圖如圖3所示。包括晶振電路、

CPLD、輸出接口（9片DS90C031）。整個(gè)電路的核心部分是CPLD，采用ALTERA公司的MAX7000S系列中的EPM7128SLC84-15芯片。它除了產(chǎn)生控制信號(hào)外，還要模擬一個(gè)灰度圖象的數(shù)據(jù)源。62MHz晶振用來(lái)產(chǎn)生CPLD工作所需要的時(shí)鐘。DSC90C031用來(lái)把CPLD產(chǎn)生的圖像信號(hào)和控制信號(hào)（TTL信號(hào)）轉(zhuǎn)化成LVDS信號(hào)，并輸出。其中每?jī)善墚a(chǎn)生一個(gè)通道的8位的圖像輸出信號(hào)，共有4個(gè)通道，第9片用來(lái)轉(zhuǎn)換控制信號(hào)并輸出。

    在電路設(shè)計(jì)過(guò)程中，為了提高系統(tǒng)的可靠性，要注意以下問(wèn)題：1、CPLD器件的每個(gè)供電電壓管腳都要外接0.1μ電容來(lái)進(jìn)行濾波。CPLD輸出信號(hào)也要進(jìn)行濾波之后再接到DSC90C031。2、在輸出端，要使用終端電阻實(shí)現(xiàn)對(duì)差分傳輸線的最大匹配，阻值一般在90——130Ώ之間，系統(tǒng)也需要此終端電阻來(lái)產(chǎn)生正常工作的差分電壓。必要時(shí)也可使用2個(gè)阻值各為50Ώ的電阻，并在中間通過(guò)一個(gè)電容接地，以濾去共模噪聲。

4 CPLD程序設(shè)計(jì)

    因?yàn)榭紤]到設(shè)計(jì)后期還要在CPLD前端加單片機(jī)對(duì)圖像信號(hào)的變化進(jìn)行各種控制，所以要用到大約50個(gè)I/O口的操作，所以選用了ALTERA公司的MAX7000S系列中的EPM7128SLC84-15芯片，該芯片共有84個(gè)引腳，內(nèi)部集成了6000門，其中典型可用門為2500個(gè)，有128個(gè)邏輯單元，60個(gè)可用I/O口，可單獨(dú)配置為輸入、輸出及雙向工作方式，2個(gè)全局時(shí)鐘及一個(gè)全局使能端和一個(gè)全局清除端。它支持多電壓工作，其傳輸延時(shí)為7.5ns，最高工作頻率高達(dá)125MHz。我們采用ALTERA公司的第三代開(kāi)發(fā)軟件Max plus II進(jìn)行仿真、綜合和下載。

    整個(gè)程序分三個(gè)模塊：u1，u2，u3，其中u1是分頻模塊，用4輸出計(jì)數(shù)器對(duì)輸入的62M主時(shí)鐘（mclk）進(jìn)行2分頻，u2是圖像數(shù)據(jù)產(chǎn)生模塊，用8位的計(jì)數(shù)器來(lái)產(chǎn)生灰度圖象數(shù)據(jù)。u3模塊是利用13位的計(jì)數(shù)器來(lái)產(chǎn)生控制信號(hào)，嚴(yán)格按照要求的時(shí)序關(guān)系，分別產(chǎn)生像元時(shí)鐘（DCLK）、行同步信號(hào)（LVAL）、外觸發(fā)信號(hào)（DTRG）。部分源程序如下：

begin

u1:fenpin port map(mclk,clr0,set,clk);  //引用分頻模塊

u2:count8 port map(clk,clr1,set,countout8);//引用8位計(jì)數(shù)器

u3:count13 port map (clk,clr2,set,countout13);//引用13位計(jì)數(shù)器

set<='1';

clr1<='0';

dclk<=clk;

process(clk)

begin

if(clk'event and clk='1')then

if (countout13>=4096 and countout13<=4099)then

lval<='1';

data<=countout8;

else

lval<='0';

end if;

if(countout13=4099)then

dtrg<='1';

clr2<='1';

else

dtrg<='0';

clr2<='0';

end if;

if(countout13>=0 and countout13<=3071)then

data<=countout8;//輸出有效像元

end if;

if (countout13>=3072 and countout13<=4095)then

data<=0;//輸出零像元

end if;

end if;

end process;

end rtl;

 時(shí)序仿真圖如下圖所示：

 5總結(jié)

    編譯仿真通過(guò)后，在頂層用原理圖進(jìn)行綜合實(shí)現(xiàn)，然后燒入芯片進(jìn)行實(shí)驗(yàn)，并根據(jù)實(shí)際運(yùn)行情況，對(duì)設(shè)計(jì)進(jìn)行改進(jìn)。如根據(jù)實(shí)際器件的延時(shí)特性，在設(shè)計(jì)中某些地方插入適當(dāng)?shù)难舆t單元以保證各時(shí)延一致。

    根據(jù)本文介紹的設(shè)計(jì)方案，采用CPLD技術(shù)設(shè)計(jì)的多路CCD圖像信號(hào)模擬器結(jié)構(gòu)簡(jiǎn)單，實(shí)現(xiàn)方便，易于修改。在圖像采集卡的測(cè)試過(guò)程中，發(fā)揮了重要作用。

參考文獻(xiàn)：

[1] 侯伯亨，顧新等.VHDL硬件描述語(yǔ)言與數(shù)字邏輯電路設(shè)計(jì).西安電子科技大學(xué)出版社，2004
[2] 楊剛，龍海燕.VHDL與數(shù)字系統(tǒng)設(shè)計(jì).電子工業(yè)出版社，2004
[3] data sheet of DS90CO31 . National Semiconductor .1998
[4] data sheet of MAX7000. ALTERA.2001