FPGA在激光測距機電路檢測系統(tǒng)中的應(yīng)用

引言
針對部隊各類激光測距機的維修保障，我所研制出了一套便攜式激光測距機電路檢測儀，能實現(xiàn)對 85手持式、 88式、88對海式等五類激光測距機電路系統(tǒng)的快速檢測和維修指導，極大地提高了維修效率。由于要完成對光信號的接收和處理，測距機的電路系統(tǒng)涉及到許多窄脈寬信號，而且具有嚴格的信號時序。其中的 AGC信號、觸發(fā)信號等脈寬均只有幾十個 uS，主波和回波信號的脈寬均只有 1～2uS，信號時間間隔精確到 nS級，為信號檢測增加了難度；同時，電路系統(tǒng)的控制信號繁多，各類裝備的接口各異，這些都為檢修儀的設(shè)計提出了挑戰(zhàn)，僅采用傳統(tǒng)的單片機和常規(guī) IC難以實現(xiàn)。隨著大規(guī)模集成電路技術(shù)的飛速發(fā)展，CPLD和 FPGA等可編程邏輯器件在結(jié)構(gòu)、工藝、集成度、功能、速度和靈活性等方面都有了很大的改進和提高，從而為高效率、高質(zhì)量、靈活地設(shè)計嵌入式單片機系統(tǒng)提供了可能。可編程邏輯器件的加密功能也使產(chǎn)品開發(fā)者的權(quán)利得到保障。因此，本文基于 FPGA邏輯器件設(shè)計了激光測距機的電路檢測系統(tǒng)。
2檢測系統(tǒng)硬件組成 脈沖信號
通信MCU 數(shù)據(jù)采集處理
 
 
500)this.style.width=500;" border="0" />

如圖 1所示，檢測系統(tǒng)由 MCU數(shù)據(jù)處理、 FPGA及其配置器件、被測信號調(diào)理、激勵信號驅(qū)動適配、液晶顯示等功能模塊組成。其工作原理是： MCU根據(jù)用戶操作向 FPGA發(fā)送測試相應(yīng)命令， FPGA模塊產(chǎn)生激勵信號，為被測電路提供工作時序，采集電路信號測量其特征參量，并將測試結(jié)果傳送給 MCU，MCU處理測量結(jié)果，進行故障分析判斷，并在液晶屏上實時顯示測試波形和數(shù)據(jù)信息?？梢?， FPGA是整個檢測系統(tǒng)的關(guān)鍵部分，整合了與 MCU的通信、測試命令的解釋及決策、測試激勵信號的產(chǎn)生和輸入信號檢測等功能。
通過對檢測對象中所有被測信號的分析，根據(jù)測試功能、處理速度和芯片容量的需求，本檢測系統(tǒng)中FPGA芯片選用 ALTERA公司Cyclone系列的EP1C3T144。該器件采用 0.13um工藝制造、TPFQ封裝，擁有104個I/O口和2910個邏輯單元，可直接由外部晶振提供 100MHz的時鐘輸入，也可經(jīng)片內(nèi) PLL倍頻，工作在更高的頻率。采用 Verilog HDL硬件描述語言來實現(xiàn) FPGA各功能模塊，然后通過 EDA開發(fā)平臺，對設(shè)計文件進行邏輯編譯、邏輯化簡、綜合及優(yōu)化、邏輯布局布線、邏輯仿真，最后對 FPGA芯片進行編程，實現(xiàn)系統(tǒng)的設(shè)計要求。FPGA的配置采用了專用配置芯片 EPCS1，用 ByteBlaster II對其進行下載編程。
3 FPGA功能模塊劃分及實現(xiàn)
在 FPGA的功能實現(xiàn)上，首先構(gòu)建整體方案，然后劃分功能模塊，再針對每個功能模塊進行編程、波形仿真，最后進行整體功能的仿真和實驗測試。根據(jù)上節(jié)分析，可將 FPGA的作用分成 SPI通信接口、命令解釋與決策、時鐘分頻、激勵信號產(chǎn)生、電路信號測試等功能模塊，如圖 2所示。

500)this.style.width=500;" border="0" />

 
 
 
3.1 SPI通信接口的實現(xiàn)
SPI接口是一個同步、全雙工串行接口，最大數(shù)據(jù)位速率為時鐘速率的1/8，只要遵循同一時刻只有一個主機和從機通信的原則，在同一條總線上可以有多個主機和從機。SPI口因接口簡潔擴展方便等優(yōu)良特性，廣泛應(yīng)用于串行存儲器（如DataFlash、3線 E 2PROM）、串行外設(shè)（如ADC、DAC、LCD控制器、CAN控制器）和外部協(xié)處理器中。
在第三方軟件 Altera SOPC Builder中可直接定制 SPI接口的 IP核，在本系統(tǒng)中采用 Verilog HDL來描述實現(xiàn)。 在設(shè)計中，MCU作為 SPI通信的主機，F(xiàn)PGA的SPI接口作為從機。SPI口有四種不同的數(shù)據(jù)傳輸格式的時序，這里通過設(shè)置 SPCR寄存器選擇CPOL=0、CPHA=0模式，以下是其實現(xiàn)代碼：
always @(posedge sck or posedge cs)
begin:chy

integer i;
if(cs) begin data=0;i=0;miso=1”b’Z; end
else begin
if(sck)
begin
data= data<<1;
data= data+mosi;
miso=(send_data>>(7-i))& 8'h01;
i=i+1;
if(i==8) begin
rev_byte= data;
end end end end

3.2時鐘分頻的實現(xiàn)
Verilog HDL所描述的所有組合邏輯或時序邏輯電路的功能都是在各自輸入時鐘的節(jié)拍下工作的，而對于不同的功能模塊，因其電路精度要求不同對輸入時鐘的要求也不同，時鐘頻率越低，對 FPGA綜合、布局布線的要求也越低，所設(shè)計出的電路也越穩(wěn)定。在本設(shè)計中，系統(tǒng)時鐘由外部 100MHz晶振提供，系統(tǒng)內(nèi)部模塊要用到的時鐘有 100MHz、1MHz、 1KHz、10Hz和 1Hz五種，由計數(shù)器分頻實現(xiàn)，限于篇幅不詳述。
3.3命令解釋與決策的實現(xiàn) FPGA要完成與 MCU的數(shù)據(jù)交換，又要指揮各測試模塊對指定通道信號的特定參量的測試，還要執(zhí)行成百上千組時序信號激勵和開關(guān)量信號激勵，任務(wù)錯綜復雜，需要一個對命令的解釋和決策執(zhí)行機制。在具體實現(xiàn)上，首先對 MCU的命令號進行區(qū)間劃分，決策模塊收到從 SPI接口模塊的命令后，判斷命令的類別，分別針對握手聯(lián)絡(luò)命令、復位命令、測試命令（包括通道號、測試指標、時鐘輸入的選擇）、激勵發(fā)生命令（包括通道號、時序信息）、發(fā)送測試結(jié)果命令（通過 SPI接口將測試結(jié)果發(fā)送給MCU）等去觸發(fā)相應(yīng) FPGA內(nèi)部模塊動作。
3.4信號測試的實現(xiàn)

信號測試功能包括對輸入信號的脈寬測試、周期測試、特殊類型信號的測試等內(nèi)容，限于篇幅，下面對比較典型的脈寬測試進行闡述。例如對于負脈沖信號，測試其脈寬即是測量其在某時段低電平的維持時間，可以通過計算時標信號的個數(shù)來實現(xiàn)。設(shè)時標信號周期為Ts，時標個數(shù)為N，則脈寬為W=Ts*N，其主要部分是計數(shù)功能，并將得到的數(shù)予以鎖存。計數(shù)模塊與鎖存模塊由控制信號發(fā)生模塊控制，其邏輯框圖如圖 3所示。

500)this.style.width=500;" border="0" />

    其中 CLKX為被測脈沖，CLK為時標信號，RST為系統(tǒng)復位信號，WIDTH為脈寬計算結(jié)果。圖中有三個控制信號：計數(shù)允許信號CNT_EN、計數(shù)清零信號 CNT_CLR和鎖存信號LOAD，分別控制計數(shù)模塊和鎖存模塊。
    在實際測試中發(fā)現(xiàn)，由于外界干擾的影響，在被測信號出現(xiàn)正常脈沖前會出現(xiàn)多個窄帶
干擾脈沖，這個脈沖的短暫低電平會讓計數(shù)模塊產(chǎn)生誤動作，從而得出錯誤的計算結(jié)果。本文采取前級窄帶脈沖過濾的方法，有效地消除了外界的干擾。其具體做法是外加一個計數(shù)模塊判斷輸入信號的低電平時間是否超過一定門限，超過則觸發(fā)其后的控制信號發(fā)生模塊動作，否則不觸發(fā)。 值得注意的是在后面的計數(shù)模塊里要加上前級的門限值。
3.5激勵信號的實現(xiàn)
    檢測系統(tǒng)所要產(chǎn)生的激勵信號包括時序信號和開關(guān)量信號，時序信號的產(chǎn)生相對復雜，其實現(xiàn)機理如圖 4所示。其中，START是啟動信號，控制時序產(chǎn)生模塊的啟動與停止；EX_SYNC是外同步信號，在某些場合下，時序信號的產(chǎn)生需要與外界信號的同步，此信號用于控制信號發(fā)生的時基；計數(shù)模塊負責在 CNT_EN和 CNT_CLR等控制信號下計數(shù)，實時觸發(fā)相應(yīng)的時序序列輸出；LOCK信號用于鎖定末態(tài)時序序列的狀態(tài)。 
 500)this.style.width=500;" border="0" />
 
4 設(shè)計中應(yīng)注意的問題及解決辦法
4.1電源干擾
檢測電路，尤其是高精度測頻、測脈寬的 FPGA電路，電源部分性能起著舉足輕重的作用。電源一般由 220V交流經(jīng)變壓、整流后獲得，為防止引入交變干擾，需要對其進行加去耦電容和屏蔽處理。由于在設(shè)計時對電源、地線的考慮不周而引起的干擾也會使 FPGA測試性能的下降，甚至影響到功能的實現(xiàn)。為此在設(shè)計整機印制板時要盡量增加電源和地線的寬度，最好是地線比電源線寬。它們的寬度關(guān)系是：地線最寬，電源線次之，信號線最窄。在每個集成電路電源處加一個去耦電容，每個電解電容邊上都要加一個小的高頻旁路電容。另外本系統(tǒng)在檢驗中發(fā)現(xiàn)，由于在測試中整機電流的突然增大，會使 FPGA復位芯片的電壓產(chǎn)生抖動，進而引起 FPGA的復位動作，最后采取在 FPGA的 3.3V端并接一個 470uF的電容的方法解決了此問題。
4.2數(shù)?；_

由于整個系統(tǒng)是由數(shù)字電路和模擬電路混合構(gòu)成的，在布線時需要考慮它們之間互相干擾的問題，特別是地線上的噪聲干擾。數(shù)字電路的頻率高，模擬電路的敏感度強，對信號線來說，高頻的信號線應(yīng)盡可能遠離敏感的模擬電路器件；對地線來說，整個 PCB對外界只有一個結(jié)點，所以必須在 PCB內(nèi)部處理數(shù)模共地的問題。具體做法是在板內(nèi)數(shù)字地和模擬地分開，只在 PCB與外界連接的接口處（如插頭等），數(shù)字地與模擬地通過一點來短接。

5結(jié)束語
本文采用 FPGA芯片實現(xiàn)了檢測系統(tǒng)中的測試命令解釋及決策、測試激勵信號的產(chǎn)生、輸入信號特征參量的測量等多個功能模塊，并通過 SPI接口與 MCU配合，完成對各類電路板的檢測功能。分析了在實際應(yīng)用中會出現(xiàn)的干擾，并采用了有效的解決方法。實驗證明，采用 FPGA的設(shè)計方案解決了測試中的難點問題，達到了測試精度要求，并具有很強的擴展性。目前，此項目產(chǎn)品已在多家單位推廣使用。