FPGA開發(fā)中按鍵消抖與單脈沖發(fā)生器電路

    FPGA開發(fā)中常用到單脈沖發(fā)生器。一些文章介紹過產(chǎn)生單脈沖的電路，產(chǎn)生的單脈沖脈寬和相位都不能與時鐘同步，只能用在要求不嚴(yán)格的場合。筆者目前從事的課題中需要一個與時鐘周期等寬，相位與時鐘周期相同的鍵控單脈沖發(fā)生器。鍵控單脈沖發(fā)生器需要按鍵產(chǎn)生單脈沖，但大多數(shù)帶有FPGA芯片的開發(fā)板提供的是高頻時鐘脈沖，按鍵時會存在抖動問題。為此筆者專門設(shè)計了按鍵消抖電路消除抖動，為產(chǎn)生單脈沖提供穩(wěn)定的按鍵信號。

1 按鍵消抖電路原理
    為了使按鍵消抖電路模塊簡潔，移植性好，在此用計數(shù)器的方式實現(xiàn)按鍵消抖的功能。
    計數(shù)器模值n根據(jù)抖動信號的脈沖寬度和采樣脈沖信號CLK的周期大小決定。計數(shù)模值n=延時／脈沖信號采樣周期。一般按鍵抖動時間為5～10 ms，甚至更長。筆者用的開發(fā)板提供的系統(tǒng)時鐘為24 MHz，按公式計算，當(dāng)計數(shù)器模值取20位，計數(shù)到219即h8 0000時，大約延時22 ms。計數(shù)期間認(rèn)為是按鍵的抖動信號，不做采樣；計數(shù)器停止計數(shù)，認(rèn)為采樣信號為穩(wěn)定按鍵信號。這樣就可以把按鍵時間小于22 ms的抖動信號濾掉。
    引入一個采樣脈沖信號CLK，并輸入按鍵信號KEY。KEY輸入低電平，計數(shù)器開始做加法計數(shù)，當(dāng)計數(shù)到h8 0000即計數(shù)器中最高位Q19為1，計數(shù)器停止計數(shù)，輸出Q19，作為按鍵的穩(wěn)定輸出，計數(shù)期間Q19輸出為0；KEY輸入高電平，計數(shù)器清零，Q19輸出為0。所以該電路需按鍵22 ms才會得到有效信號。

2 鍵控單脈沖發(fā)生器電路原理
    鍵控單脈沖發(fā)生器利用上述電路解決按鍵消抖問題，得到穩(wěn)定的信號。用兩個D觸發(fā)器和一個與門產(chǎn)生單脈沖，如圖1所示。

    D觸發(fā)器U2A收到穩(wěn)定信號D1=1后被觸發(fā)。觸發(fā)器U2A中的Q1端得到與CLK同步的正向脈沖。輸出Q1到D觸發(fā)器U3A，得到比Q1延遲一個時鐘周期的的正向脈沖，將Q2端輸出取反得到一個負(fù)向脈沖。Q1與Qn2的輸出作為一個與門的輸入，會輸出一個脈寬是原時鐘周期2倍的單脈沖。
    為了使得出的單脈沖脈寬與時鐘周期相等，相位與時鐘周期相同，對圖1中電路設(shè)計做了改進(jìn)，如圖2所示。

    圖2中時鐘送入D觸發(fā)器前加了非門，使Q1端產(chǎn)生與nCLK(CLK的反向脈沖信號)同步的正向脈沖，與門輸出單脈沖與CLK差半個時鐘周期，作為D觸發(fā)器U4A的輸入D4，在CLK上升沿U4A被觸發(fā)，使單脈沖脈寬與時鐘周期相同，實現(xiàn)了等脈寬。并延遲了半個時鐘周期使輸出脈沖與時鐘周期對應(yīng)，實現(xiàn)了相位調(diào)整。整個單脈沖發(fā)生器的時序圖如圖3所示(圖3中的t1，t2是任意鍵按下與鍵抬起時刻)。

3 基于FPGA下的按鍵消抖計數(shù)器和單脈沖發(fā)生器的Verilog HDL語言描述
    圖1中的按鍵消抖計數(shù)器電路，其進(jìn)行描述的Verilog HDL語言代碼如下：

    代碼中的復(fù)位n_rst和按鍵n_Kd都是低電平有效。鍵控單脈沖發(fā)生器的Verilog HDL語言代碼如下：

    代碼中還用到了D觸發(fā)器DFF，實現(xiàn)這個模塊的代碼比較簡單，此處從略。

4 結(jié) 語
    該文中的設(shè)計，實現(xiàn)了鍵控單脈沖發(fā)生器，產(chǎn)生脈寬等于時鐘脈沖，輸出脈沖與時鐘周期對應(yīng)的單脈沖，并解決了按鍵消抖問題，可以應(yīng)用到各種需要產(chǎn)生單脈沖的FPGA電路設(shè)計中。按鍵消抖電路可獨立地應(yīng)用于其他FPGA電路設(shè)計中。本文中設(shè)計的20 b計數(shù)器是根據(jù)筆者課題需要而定。其他設(shè)計中可以根據(jù)按鍵抖動時間可利用公式計算出計數(shù)器模值設(shè)計計數(shù)器。