基于FPGA的可重構(gòu)系統(tǒng)及其結(jié)構(gòu)分析

摘 要　系統(tǒng)可重構(gòu)技術(shù)是滿足電子系統(tǒng)實(shí)時(shí)性和靈活性要求的先進(jìn)技術(shù)。通過(guò)對(duì)FPGA結(jié)構(gòu)和重構(gòu)方式的分析，說(shuō)明可重配置FPGA器件是可重構(gòu)系統(tǒng)的良好載體，并提出準(zhǔn)動(dòng)態(tài)重構(gòu)的概念。根據(jù)現(xiàn)有應(yīng)用，提出了基于FPGA的可重構(gòu)系統(tǒng)面向中低端應(yīng)用的通用微處理器+FPGA型和面向高端應(yīng)用的處理器集成型即可編程片上系統(tǒng)兩種基本結(jié)構(gòu)模式，并對(duì)其應(yīng)用加以展望。
關(guān)鍵詞　可重構(gòu)系統(tǒng)；FPGA；可編程片上系統(tǒng)；結(jié)構(gòu)

1　引言
電子系統(tǒng)功能實(shí)現(xiàn)的模式不外硬件和軟件兩種?；隈T.諾依曼或者哈佛體系結(jié)構(gòu)的通用微處理器（MPU、MCU、DSP等）系統(tǒng)是軟件實(shí)現(xiàn)模式，其硬件電路結(jié)構(gòu)固定，通過(guò)串行執(zhí)行指令實(shí)現(xiàn)功能。軟件設(shè)計(jì)靈活、易升級(jí)，但執(zhí)行速度慢、效率低；而專用集成電路（ASIC）采用硬件模式，通過(guò)固化的特定運(yùn)算和單元電路完成功能。指令并行執(zhí)行，執(zhí)行速度快、效率高，但開(kāi)發(fā)周期長(zhǎng)、缺乏靈活性。在一些實(shí)時(shí)性和靈活性要求都比較高的場(chǎng)合，采用通用微處理器或者ASIC效果都欠佳。
大規(guī)模的電子系統(tǒng)是各種邏輯功能模塊的組合。從時(shí)間軸上來(lái)看，系統(tǒng)中的各個(gè)功能模塊并不是任何時(shí)刻都在工作，而是根據(jù)系統(tǒng)外部的整體要求，輪流或循環(huán)地激活或工作。隨著系統(tǒng)規(guī)模的擴(kuò)大，各功能模塊電路的資源利用率反而下降。因此，系統(tǒng)設(shè)計(jì)要從傳統(tǒng)的追求大規(guī)模、高密度的方向，轉(zhuǎn)向如何提高資源利用率上來(lái)，充分利用有限的資源去實(shí)現(xiàn)更大規(guī)模的邏輯設(shè)計(jì)。
基于大規(guī)模可編程器件FPGA的可重構(gòu)系統(tǒng)（Reconfigurable System），就是利用FPGA可以多次重復(fù)編程配置的特點(diǎn)，實(shí)現(xiàn)實(shí)時(shí)電路重構(gòu)（Reconfiguration of circuitry at runtime，簡(jiǎn)稱RCR），即在電子系統(tǒng)的工作狀態(tài)下，動(dòng)態(tài)改變電路的結(jié)構(gòu)，其實(shí)質(zhì)是實(shí)現(xiàn)FPGA內(nèi)部全部或部分邏輯資源的時(shí)分復(fù)用，使在時(shí)間上離散的邏輯電路功能能在同一FPGA中順序?qū)崿F(xiàn)。
雖然可重構(gòu)系統(tǒng)的概念早在1960年就已經(jīng)提出來(lái)，但由于沒(méi)有理想的可重構(gòu)器件等原因，這方面的研究一直沒(méi)有很大突破。1990年以來(lái)，隨著大規(guī)模集成電路的迅速發(fā)展，尤其是大規(guī)?？删幊唐骷﨔PGA的出現(xiàn)，研制可重構(gòu)電子系統(tǒng)的硬件條件已基本具備，實(shí)時(shí)電路重構(gòu)的思想逐漸引起了學(xué)術(shù)界的注意，從而引發(fā)了對(duì)可重構(gòu)系統(tǒng)的研究熱潮。自從2000年以來(lái)，基于FPGA的重構(gòu)在國(guó)際上得到了越來(lái)越多的關(guān)注和研究。
2　FPGA可重構(gòu)設(shè)計(jì)的基礎(chǔ)
2.1　FPGA可重構(gòu)設(shè)計(jì)的結(jié)構(gòu)基礎(chǔ)
可重構(gòu)設(shè)計(jì)是指利用可重用的軟、硬件資源，根據(jù)不同的應(yīng)用需求，靈活地改變自身體系結(jié)構(gòu)的設(shè)計(jì)方法。FPGA器件可多次重復(fù)配置邏輯的特性使可重構(gòu)系統(tǒng)成為可能，使系統(tǒng)兼具靈活、便捷、硬件資源可復(fù)用等性能。
FPGA器件的結(jié)構(gòu)主要有兩種：一是基于反熔絲技術(shù)，二是基于SRAM或FLASH編程。用反熔絲開(kāi)關(guān)作基本元件，具有非易失性，編程完成后，F(xiàn)PGA的配置數(shù)據(jù)不再變化，無(wú)法重構(gòu)。而基于SRAM或FLASH編程的FPGA通過(guò)陣列中的SRAM或FLASH單元對(duì)FPGA進(jìn)行編程。SRAM單元由一個(gè)RAM和一個(gè)PIP晶體管組成，RAM中儲(chǔ)存著PIP晶體管的通斷信息，系統(tǒng)上電時(shí)，這些信息碼由外部電路寫入到FPGA內(nèi)部的RAM中，電源斷開(kāi)后，RAM中的數(shù)據(jù)將丟失。因此SRAM或FLASH編程型FPGA是易失性的，每次重新加電，F(xiàn)PGA都要重新加載數(shù)據(jù)。這樣，運(yùn)行中的FPGA功能系統(tǒng)在掉電后可以重新下載新的配置數(shù)據(jù)，以實(shí)現(xiàn)不同的功能。這一特點(diǎn)成為FPGA在許多新領(lǐng)域獲得廣泛應(yīng)用的關(guān)鍵，尤其成為可重構(gòu)系統(tǒng)發(fā)展的持續(xù)驅(qū)動(dòng)力。
2.2　FPGA的重構(gòu)方式
根據(jù)重構(gòu)的方法不同，F(xiàn)PGA的重構(gòu)可分為靜態(tài)重構(gòu)和動(dòng)態(tài)重構(gòu)兩種，前者是指在系統(tǒng)空閑期間進(jìn)行在線編程，即斷開(kāi)先前的電路功能后，重新下載存貯器中不同的目標(biāo)數(shù)據(jù)來(lái)改變目標(biāo)系統(tǒng)邏輯功能。常規(guī)SRAM FPGA都可實(shí)現(xiàn)靜態(tài)重構(gòu)。后者則是指在系統(tǒng)實(shí)時(shí)運(yùn)行中對(duì)FPGA芯片進(jìn)行動(dòng)態(tài)配置（即在改變電路功能的同時(shí)仍然保持電路的工作狀態(tài)），使其全部或部分邏輯資源實(shí)現(xiàn)在系統(tǒng)的高速的功能變換和時(shí)分復(fù)用。動(dòng)態(tài)重構(gòu)技術(shù)需要特定的基于SRAM或FLASH結(jié)構(gòu)的新型FPGA的支持。隨著其產(chǎn)品和技術(shù)的相對(duì)成熟，動(dòng)態(tài)重構(gòu)FPGA的設(shè)計(jì)理論和設(shè)計(jì)方法已經(jīng)逐漸成為新的研究熱點(diǎn)。

 
根據(jù)實(shí)現(xiàn)重構(gòu)的面積不同，可重構(gòu)FPGA又可以分為全局重構(gòu)和局部重構(gòu)。
（1）全局重構(gòu)：對(duì)FPGA器件或系統(tǒng)能且只能進(jìn)行全部的重新配置，在配置過(guò)程中，計(jì)算的中間結(jié)果必須取出存放在額外的存儲(chǔ)區(qū)，直到新的配置功能全部下載完為止。重構(gòu)前后電路相互獨(dú)立，沒(méi)有關(guān)聯(lián)。通常，可以給FPGA串連一個(gè)EPROM來(lái)存儲(chǔ)配置數(shù)據(jù)，實(shí)現(xiàn)前后功能的轉(zhuǎn)化。常規(guī)基于SRAM的FPGA的靜態(tài)重構(gòu)均為全局重構(gòu)。
（2）局部重構(gòu)：對(duì)重構(gòu)器件或系統(tǒng)的一部分進(jìn)行重新配置，重構(gòu)過(guò)程中，其余部分的工作狀態(tài)不受影響。這種重構(gòu)方式減小了重構(gòu)范圍和單元數(shù)目，F(xiàn)PGA的重構(gòu)時(shí)間大大縮短，占有相當(dāng)?shù)乃俣葍?yōu)勢(shì)。應(yīng)用FPGA動(dòng)態(tài)部分重構(gòu)功能使硬件設(shè)計(jì)更加靈活，可用于硬件的遠(yuǎn)程升級(jí)、系統(tǒng)容錯(cuò)和演化硬件以及通信平臺(tái)設(shè)計(jì)等。動(dòng)態(tài)部分重構(gòu)可以通過(guò)兩種方法實(shí)現(xiàn)：基于模塊化的設(shè)計(jì)方法（Module-Based Partial Reconfiguration）和基于差別的設(shè)計(jì)方法（Difference-Based Partial Reconfiguration）。
顯然，動(dòng)態(tài)重構(gòu)比靜態(tài)重構(gòu)優(yōu)越，因?yàn)殪o態(tài)重構(gòu)將整個(gè)內(nèi)部的邏輯單元都重新配置，此時(shí)FPGA被掛起不能執(zhí)行正常操作，重構(gòu)完成后才能恢復(fù)工作，影響系統(tǒng)實(shí)時(shí)性。動(dòng)態(tài)重構(gòu)在系統(tǒng)運(yùn)行中能實(shí)時(shí)全部或部分重構(gòu)，且不中斷正常邏輯輸出，因而更有靈活性和高速度。
大多數(shù)FPGA都是基于LUT查找表結(jié)構(gòu)，它們只適用于靜態(tài)重構(gòu)，通過(guò)向LUT一次下載全部配置數(shù)據(jù)而設(shè)定FPGA的邏輯功能。根據(jù)FPGA的容量不同、配置方式不同，全部重構(gòu)時(shí)間為幾ms到幾秒不等。
對(duì)于常規(guī)FPGA來(lái)說(shuō)，重載方式多種多樣。在系統(tǒng)調(diào)試階段，一般是通過(guò)JTAG電纜從主機(jī)下載配置數(shù)據(jù)，調(diào)試結(jié)束后正式運(yùn)行時(shí)一般是將配置數(shù)據(jù)放在串行PROM中，上電時(shí)向FPGA加載邏輯。但對(duì)于系統(tǒng)實(shí)際運(yùn)行還有一些更快更靈活的配置方式，可以縮短FPGA的重構(gòu)時(shí)間，實(shí)現(xiàn)靈活重構(gòu)。如ALTERA公司的FPGA可采用串行被動(dòng)（PS）方式配置，對(duì)于2萬(wàn)邏輯門規(guī)模的EP1K10配置數(shù)據(jù)為20KB，在30MHz的配置時(shí)鐘下只要5ms即可全部重構(gòu)。這個(gè)速度雖然比不上動(dòng)態(tài)配置的FPGA，但也比JTAG下載、串行PROM配置方式快多了，姑且稱之為準(zhǔn)動(dòng)態(tài)重構(gòu)（bogus dynamic restructuring）。而且在許多系統(tǒng)中FPGA并不時(shí)刻都在工作，而是以一定的重復(fù)頻率執(zhí)行任務(wù)，只要在FPGA的空閑時(shí)間來(lái)得及對(duì)其進(jìn)行重新配置，那么在系統(tǒng)宏觀的角度就可以認(rèn)為是動(dòng)態(tài)配置的，即實(shí)時(shí)重構(gòu)。
2.3　支持重構(gòu)的FPGA器件
近年來(lái)，隨著FPGA技術(shù)的發(fā)展，支持重構(gòu)的FPGA器件新品迭現(xiàn)。Xilinx、Altera、Lattice的FPGA器件都是SRAM查找表結(jié)構(gòu)。Xilinx支持模塊化動(dòng)態(tài)部分重構(gòu)的器件族有XC6200系列，90nm工藝Spartan-3和Virtex-4 、Virtex-II-E和Virtex-II Pro [7]。Acmel公司的AT6000系列同樣基于SRAM結(jié)構(gòu)，只是SRAM的各單元能夠單獨(dú)訪問(wèn)配置，即支持部分重構(gòu)。Lattice公司的基于Flash的FPGA通過(guò)在Flash上存儲(chǔ)多種邏輯功能的配置數(shù)據(jù)流，經(jīng)過(guò)配置實(shí)現(xiàn)不同邏輯功能，嚴(yán)格意義上講屬于靜態(tài)可重構(gòu)技術(shù)。Altera公司的Flex系列、ACEX、APEX、Cyclone系列也是基于SRAM的可重構(gòu)邏輯。支持重構(gòu)的FPGA器件有數(shù)量逐漸增加的趨勢(shì)。但目前價(jià)格相對(duì)偏高。
3　基于FPGA的可重構(gòu)系統(tǒng)結(jié)構(gòu)分析
由于可重構(gòu)系統(tǒng)的研究歷史很短，目前尚未形成標(biāo)準(zhǔn)的結(jié)構(gòu)形式，在此僅根據(jù)已有的應(yīng)用做初步分析。
按重構(gòu)的粒度和方式，可重構(gòu)系統(tǒng)可以粗略地分為兩種。一種是粗粒度重構(gòu)單元的模塊級(jí)重構(gòu)，即重構(gòu)時(shí)改變某一個(gè)或若干個(gè)子模塊的結(jié)構(gòu)。此時(shí)不僅電路邏輯改變，連線資源也重新分配。重構(gòu)所需的電路輸出配置信息事先由編譯軟件生成。通常重構(gòu)時(shí)系統(tǒng)需要暫停工作，待重構(gòu)完成后再繼續(xù)。這種重構(gòu)系統(tǒng)設(shè)計(jì)簡(jiǎn)單，但靈活性不足，且有時(shí)不能完全發(fā)揮出硬件運(yùn)算的效率。較適合應(yīng)用于嵌入式系統(tǒng)中。
另一種細(xì)粒度的重構(gòu)單元的元件級(jí)重構(gòu)，即重構(gòu)時(shí)僅改變?nèi)舾稍倪壿嫻δ?。通常情況下重構(gòu)時(shí)連線資源的分配狀況不作修改，重構(gòu)所需的電路配置信息在系統(tǒng)運(yùn)行過(guò)程中動(dòng)態(tài)產(chǎn)生。重構(gòu)時(shí)系統(tǒng)可以邊重構(gòu)邊工作。這種重構(gòu)系統(tǒng)設(shè)計(jì)復(fù)雜，但靈活性大，能充分發(fā)揮出硬件運(yùn)算的效率，較適合高速數(shù)字濾波器、演化計(jì)算、定制計(jì)算等方面的應(yīng)用。
從現(xiàn)有的可重構(gòu)系統(tǒng)組織結(jié)構(gòu)看，可以根據(jù)應(yīng)用類型加以區(qū)分，在中低端應(yīng)用中，主要采用通用微處理器MPU（MCU/DSP）+FPGA形式；在高端應(yīng)用中，主要采用處理器集成型，即將處理器、存儲(chǔ)器、I/O口、LVDS、CDR等系統(tǒng)設(shè)計(jì)需要的資源集成到一個(gè)FPGA芯片上，構(gòu)建成一個(gè)可編程的片上系統(tǒng)SoPC（System on Programmable Chip）。
3.1　MPU+FPGA結(jié)構(gòu)的可重構(gòu)系統(tǒng)的結(jié)構(gòu)特點(diǎn)
通用微處理器具有良好的接口功能，便于構(gòu)建可重構(gòu)系統(tǒng)。按照MPU與FPGA之間的相互關(guān)系以及在系統(tǒng)中所起的作用，主要可以分為兩類：MPU控制FPGA工作的可重構(gòu)系統(tǒng)和MPU協(xié)同F(xiàn)PGA工作的可重構(gòu)系統(tǒng)。
3.1.1　MPU控制FPGA工作的可重構(gòu)系統(tǒng)
這類系統(tǒng)采用MPU作為系統(tǒng)的控制核心，在FPGA中實(shí)現(xiàn)控制器的外設(shè)電路功能。實(shí)質(zhì)上，這是傳統(tǒng)MPU控制系統(tǒng)的繼承與發(fā)展，根據(jù)系統(tǒng)需要，在FPGA中定制實(shí)現(xiàn)各分立的外部設(shè)備與接口，如SRAM、鍵盤與顯示接口以及總線的擴(kuò)展等應(yīng)用。
例如在某多通道超聲信號(hào)高速采集處理系統(tǒng)中，所需處理的數(shù)據(jù)流龐大，對(duì)它的處理是計(jì)算密集型任務(wù)。采用DSP+FPGA結(jié)構(gòu)模式，以FPGA作為DSP的協(xié)處理器，能夠以硬件的速度進(jìn)行并行計(jì)算，同時(shí)利用其在線可重構(gòu)特性，靈活地改變內(nèi)部邏輯配置來(lái)完成多種不同算法的任務(wù)。
由于主要控制任務(wù)在MPU上實(shí)現(xiàn)，系統(tǒng)邏輯實(shí)現(xiàn)的重點(diǎn)在編制MPU程序上，而FPGA則更多地使用IP （Intellectual Property）核實(shí)現(xiàn)基本功能模塊，軟件開(kāi)發(fā)在整個(gè)系統(tǒng)設(shè)計(jì)過(guò)程中所占比重較大。
3.1.2　MPU協(xié)同F(xiàn)PGA工作的可重構(gòu)系統(tǒng)
這類系統(tǒng)通常以可編程邏輯器件為核心，在其內(nèi)部實(shí)現(xiàn)面向應(yīng)用的邏輯控制功能（通常以狀態(tài)機(jī)FSM實(shí)現(xiàn)），而MPU則占據(jù)次要地位（充當(dāng)FPGA控制器的外設(shè)）。應(yīng)該說(shuō)，這類系統(tǒng)充分利用了可編程邏輯器件和MCU的特點(diǎn)，實(shí)現(xiàn)了優(yōu)勢(shì)互補(bǔ)。它主要應(yīng)用在面向?qū)崟r(shí)性應(yīng)用、并行處理以及高速等環(huán)境中。例如，使用高密度FPGA進(jìn)行多路A/D高速采樣，經(jīng)內(nèi)部處理模塊處理后，并行輸出結(jié)果，整個(gè)過(guò)程的時(shí)序控制在FPGA內(nèi)部實(shí)現(xiàn)；而MPU只負(fù)責(zé)對(duì)FPGA各功能模塊的參數(shù)裝載、啟動(dòng)命令發(fā)送及FPGA工作狀態(tài)監(jiān)控等外圍任務(wù)。
這類系統(tǒng)的開(kāi)發(fā)重點(diǎn)主要在FPGA邏輯功能的硬件實(shí)現(xiàn)上，而MPU的控制軟件比較簡(jiǎn)單。
在實(shí)際應(yīng)用中，系統(tǒng)的特點(diǎn)并不像以上兩種類型這么明顯，普遍存在的是兼具以上特點(diǎn)的系統(tǒng)，只是所占比重不同而已。
3.2　單片F(xiàn)PGA上的SoC—SoPC
將片上系統(tǒng)SOC和FPGA各自的優(yōu)點(diǎn)相結(jié)合，實(shí)現(xiàn)現(xiàn)場(chǎng)可編程、可重構(gòu)的新型SoC就是片上系統(tǒng)SoPC。
以Altera Stratix FPGA器件為例，Stratix體系把硬件、軟件和IP功能從技術(shù)上融合到基于模塊的設(shè)計(jì)中。這個(gè)新的體系結(jié)構(gòu)采用CPU軟核Nios和DirectDriveTM的MultiTrackTM互聯(lián)布線結(jié)構(gòu)。Nios II系列32位嵌入式處理器是一款通用的RISC結(jié)構(gòu)的CPU，它定位于廣泛的嵌入式應(yīng)用。可編程的NiosII核含有許多可配置的接口模塊，用戶可根據(jù)設(shè)計(jì)要求，利用Altera的Quartus II軟件以及SoPC Builder工具，允許設(shè)計(jì)者輕松地將Nios II處理器嵌入到他們的系統(tǒng)中。用戶還可通過(guò)Matlab和DSP Builder，或直接用VHDL等硬件描述語(yǔ)言，為NiosII嵌入式處理器設(shè)計(jì)各類硬件模塊，并以指令的形式加入到NiosII的指令系統(tǒng)中，使其成為NiosII系統(tǒng)的一個(gè)接口設(shè)備，與整個(gè)片內(nèi)嵌入式系統(tǒng)融為一體，而不是直接下載到FPGA中生成龐大的硬件系統(tǒng)。正是NiosII所具有的這些重要特點(diǎn)，使得可重構(gòu)SoPC的設(shè)計(jì)成為可能。市場(chǎng)上流行的SoPC器件廠商Xilinx和Altera都提供功能強(qiáng)大的SoPC設(shè)計(jì)平臺(tái)，并提供大量的IP核和參考設(shè)計(jì)，這是SoPC的一大優(yōu)勢(shì)。
當(dāng)然，可重構(gòu)系統(tǒng)的形式并沒(méi)有完全定型，各類型間的分界是非常模糊的，甚至是交叉重合的?？梢灶A(yù)見(jiàn)，隨著可重構(gòu)技術(shù)的發(fā)展，還會(huì)有新的系統(tǒng)結(jié)構(gòu)出現(xiàn)。
4　基于FPGA的可重構(gòu)系統(tǒng)的應(yīng)用簡(jiǎn)析
基于FPGA的可重構(gòu)系統(tǒng)優(yōu)越的應(yīng)用性能主要體現(xiàn)在：①能以硬件的速度執(zhí)行算法，同時(shí)又具有靈活的可配置性；②當(dāng)作緩存邏輯，在不同的時(shí)間段向FPGA加載不同的邏輯配置，實(shí)現(xiàn)硬件復(fù)用，提高資源利用率，減小系統(tǒng)規(guī)模功耗；③可構(gòu)造主動(dòng)式數(shù)字容錯(cuò)系統(tǒng)，在系統(tǒng)發(fā)生故障時(shí)重新配置FPGA達(dá)到自修復(fù)；④實(shí)現(xiàn)可進(jìn)化的硬件，對(duì)不斷變化的環(huán)境能迅速適配；⑤可使設(shè)計(jì)者用更為簡(jiǎn)單的硬件和更短的設(shè)計(jì)周期來(lái)實(shí)現(xiàn)更多的功能，降低系統(tǒng)的成本。因此，基于FPGA的可重構(gòu)系統(tǒng)在軍事目標(biāo)匹配、聲納波束合成、基因組匹配、圖像紋理填充、遺傳學(xué)方面基因組分析、集成電路的計(jì)算機(jī)輔助設(shè)計(jì)、網(wǎng)絡(luò)安全、光互連、高速數(shù)字濾波器、圖像壓縮、嵌入式系統(tǒng)等方面，都有著廣泛的應(yīng)用前景。相信隨著FPGA技術(shù)的發(fā)展，該技術(shù)將進(jìn)入更多應(yīng)用領(lǐng)域，為人類帶來(lái)更多的便利。