當(dāng)前位置:首頁(yè) > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]摘要:為了取代傳統(tǒng)利用單片機(jī)驅(qū)動(dòng)微型打印機(jī),使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計(jì)驅(qū)動(dòng)打印機(jī)的硬件控制電路,并正確控制微型打印機(jī)的工作時(shí)序。軟件使用硬件描述語(yǔ)言VHDL實(shí)現(xiàn)對(duì)微型打印機(jī)的時(shí)序控制,并通

摘要:為了取代傳統(tǒng)利用單片機(jī)驅(qū)動(dòng)微型打印機(jī),使用Altera公司的FPGA芯片EP3C225Q240C8N設(shè)計(jì)驅(qū)動(dòng)打印機(jī)的硬件控制電路,并正確控制微型打印機(jī)的工作時(shí)序。軟件使用硬件描述語(yǔ)言VHDL實(shí)現(xiàn)對(duì)微型打印機(jī)的時(shí)序控制,并通過(guò)QuartusⅡ軟件平臺(tái)下栽到FPGA調(diào)試通過(guò),證明該方法行之有效,完全可以取代傳統(tǒng)利用單片機(jī)來(lái)驅(qū)動(dòng)微型打印機(jī),且抗干擾性好,可靠性高,具有較強(qiáng)的可移植性。
關(guān)鍵詞:微型打印機(jī);VHDL;時(shí)序;FPGA

0 引言
    FPGA即現(xiàn)場(chǎng)可編程邏輯陣列。是在CPLD的基礎(chǔ)上發(fā)展起來(lái)的新型高性能可編程邏輯器件。FPGA的集成度很高,其器件密度從數(shù)萬(wàn)門到數(shù)千萬(wàn)門不等,可以完成極其復(fù)雜的時(shí)序與組合邏輯電路功能,適用于高速、高密度的高端數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域。新一代的FPGA甚至集成了中央處理器(CPLU)或數(shù)字處理器(DSP)內(nèi)核,在一片F(xiàn)PGA上進(jìn)行軟硬件協(xié)同設(shè)計(jì),為實(shí)現(xiàn)片上可編程系統(tǒng)(SOPC)提供了強(qiáng)大的硬件支持。對(duì)微型打印機(jī)的驅(qū)動(dòng),傳統(tǒng)方法是使用單片機(jī)是實(shí)現(xiàn)對(duì)其的時(shí)序控制。隨著FPGA在各領(lǐng)域的普及使用,以及對(duì)微型打印機(jī)的需要,因此要實(shí)現(xiàn)FP-GA對(duì)微型打印機(jī)的時(shí)序控制。
    當(dāng)前各ASIC芯片制造商都相繼開(kāi)發(fā)了用于各自目的的HDL語(yǔ)言,但是大多數(shù)都為標(biāo)準(zhǔn)化和通用化。惟一被公認(rèn)的是美國(guó)國(guó)防部開(kāi)發(fā)的VHDL語(yǔ)言,它已成為IEEE STD_1076標(biāo)準(zhǔn)。另外從近期HDL語(yǔ)言發(fā)展的動(dòng)態(tài)來(lái)看,許多公司研制的硬件電路設(shè)計(jì)工具業(yè)都逐漸向VHDL語(yǔ)言靠攏,使得他們的硬件電路設(shè)計(jì)工具也能支持VHDL語(yǔ)言。
    VHDL語(yǔ)言可以支持自上而下和基于庫(kù)的設(shè)計(jì)方法,而且還支持FPGA的設(shè)計(jì)。

1 微型打印機(jī)簡(jiǎn)介
    RD-DH型微型打印機(jī)采用熱敏加熱點(diǎn)陣打印方式,是一款體積小,打印速度快的打印輸出設(shè)備。該型打印機(jī)可采用標(biāo)準(zhǔn)并行接口,RS232串行接口,TTL電平串口,485接口,USB接口,打印速度達(dá)到50 m/s,分辨率為8點(diǎn)/mm,384點(diǎn)/行,打印紙張采用57 mm熱敏紙。可打印國(guó)標(biāo)一、二級(jí)漢字庫(kù)中全部漢字和西文字、圖標(biāo)共8 178個(gè)。微型打印機(jī)并行接口與CENTRONICS標(biāo)準(zhǔn)接口兼容,可直接由微機(jī)并口或單片機(jī)控制。其26線雙排插座引腳序號(hào)如圖1所示。此26個(gè)并口各引腳信號(hào)定義如表1所示。

    注:“入”表示輸入到打印機(jī);“出”表示從打印機(jī)輸出,信號(hào)的邏輯電平為TTL電平。
    對(duì)打印機(jī)的驅(qū)動(dòng)主要是對(duì)其工作時(shí)序進(jìn)行正確的控制,RD-DH型并行接口定時(shí)圖如圖2所示。

2 總體系統(tǒng)設(shè)計(jì)
    使用Altera公司的CyelonⅢ系列的FPGA芯片EP3C25Q240C8N實(shí)現(xiàn)對(duì)RD-DH型微型打印機(jī)的硬件電路控制,使用QuartusⅡ開(kāi)發(fā)工具,通過(guò)VHDL語(yǔ)言實(shí)現(xiàn)對(duì)微型打印機(jī)的軟件功能實(shí)現(xiàn)。
2.1 硬件電路設(shè)計(jì)
    如圖3所示為打印機(jī)與FPGA的連接示意圖。DATA1~DATA8表示打印機(jī)的8個(gè)數(shù)據(jù)位,他們的邏輯‘1’表示高電平,邏輯‘O’表示低電
平;-STB為數(shù)據(jù)選通觸發(fā)脈沖,下降沿時(shí)讀入數(shù)據(jù);-ACK為回答脈沖,低電平表示數(shù)據(jù)已被接受;BUSY為高電平時(shí)表示打印機(jī)正忙,此時(shí)不接收數(shù)據(jù)。由于-ACK和BUSY輸出的是5 V的TTL電平,而FPGA的I/O口標(biāo)準(zhǔn)為3.3 V LVCMOS電平,因此這兩個(gè)信號(hào)作為FPGA的輸入信號(hào)時(shí),要進(jìn)行分壓,保證電路正常運(yùn)行。


2.2 軟件設(shè)計(jì)
    軟件平臺(tái)采用Altera公司的FPGA開(kāi)發(fā)平臺(tái)QuartusⅡ。QuartusⅡ提供了一種與器件結(jié)構(gòu)無(wú)關(guān)的設(shè)計(jì)環(huán)境,設(shè)計(jì)者不需要精通器件的內(nèi)部結(jié)構(gòu),只需要運(yùn)用自己熟悉的輸入工具(如原理圖輸入或數(shù)字電路描述語(yǔ)言輸入)進(jìn)行設(shè)計(jì),利用QuartusⅡ可以將這些設(shè)計(jì)轉(zhuǎn)換為最終結(jié)構(gòu)所需要的格式。有關(guān)結(jié)構(gòu)的詳細(xì)知識(shí)已寫入開(kāi)發(fā)工具軟件,設(shè)計(jì)人員無(wú)需手工優(yōu)化自己的設(shè)計(jì)。軟件的開(kāi)發(fā)流程如圖4所示。


    使用VHDL硬件描述語(yǔ)言來(lái)進(jìn)行軟件設(shè)計(jì)。對(duì)微型打印機(jī)的驅(qū)動(dòng)主要是對(duì)其工作時(shí)序進(jìn)行正確的控制,利用VHDL常見(jiàn)的狀態(tài)機(jī)來(lái)實(shí)現(xiàn)對(duì)打印機(jī)的工作時(shí)序的控制,根據(jù)時(shí)序圖1所示的時(shí)序,狀態(tài)機(jī)使用4個(gè)狀態(tài),狀態(tài)轉(zhuǎn)換圖如圖5所示。
    初始狀態(tài)STATE0時(shí),數(shù)據(jù)選通觸發(fā)脈沖信號(hào)STB置‘1’(高電平),檢測(cè)打印機(jī)是否正忙,如果打印機(jī)為空閑狀態(tài)(busy=‘0’),轉(zhuǎn)入下一狀態(tài)STATE1,否則(busy=‘1’)繼續(xù)執(zhí)行STATE0;在狀態(tài)STATE1,將數(shù)據(jù)寫入打印機(jī),直接轉(zhuǎn)入下一狀態(tài);在狀態(tài)STATE2,將數(shù)據(jù)選通觸發(fā)脈沖信號(hào)STB置‘O’,打印機(jī)讀數(shù)據(jù),轉(zhuǎn)入下一狀態(tài);在狀態(tài)STATE3,檢測(cè)數(shù)據(jù)是否已經(jīng)被接受,若數(shù)據(jù)已被接受(ACK=‘O’),打印機(jī)轉(zhuǎn)入初始狀態(tài)STATE0,等待接受新數(shù)據(jù),若數(shù)據(jù)未被接受(ACK=‘1’),繼續(xù)執(zhí)行STATE3直到數(shù)據(jù)被接受。

3 結(jié)語(yǔ)
    使用FPGA與VHDL硬件描述語(yǔ)言設(shè)計(jì)的微型打印機(jī)驅(qū)動(dòng),通過(guò)系統(tǒng)調(diào)試能夠完成對(duì)打印機(jī)的時(shí)序控制,目前已經(jīng)在某型測(cè)試儀中正常使用。該設(shè)計(jì)系統(tǒng)控制簡(jiǎn)單,抗干擾性強(qiáng),可靠性高,移植性較好,能夠用于任何使用FPGA芯片的系統(tǒng)中,具有一定的應(yīng)用前景。
 

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開(kāi)發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開(kāi)幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉