EDA技術(shù)在微機(jī)接口技術(shù)實(shí)驗(yàn)教學(xué)中的應(yīng)用

微機(jī)接口技術(shù)是計(jì)算機(jī)專業(yè)的核心課程之一，是學(xué)習(xí)計(jì)算機(jī)硬件系統(tǒng)的關(guān)鍵課程。搞好該課程的實(shí)驗(yàn)教學(xué)，對(duì)于加深對(duì)課程的理解、培養(yǎng)設(shè)計(jì)能力和創(chuàng)新能力具有重要的意義。多年來，微機(jī)接口技術(shù)課程的實(shí)驗(yàn)一直使用專用實(shí)驗(yàn)箱，但存在幾個(gè)方面的問題：

(1) 實(shí)驗(yàn)箱系統(tǒng)中的硬件結(jié)構(gòu)基本固定，器件的品種、數(shù)量擴(kuò)展困難，因此以驗(yàn)證型的實(shí)驗(yàn)為主，學(xué)生的設(shè)計(jì)難以突破實(shí)驗(yàn)箱的限制；

(2) 實(shí)驗(yàn)方法與前期課程脫節(jié)，與技術(shù)的發(fā)展脫節(jié)；

(3) 由于實(shí)驗(yàn)箱中需學(xué)生插接的連線很多，只要一個(gè)接觸不良就會(huì)影響實(shí)驗(yàn)的完成。因此有必要改革微機(jī)接口課程的實(shí)驗(yàn)?zāi)Ｊ健?strong>EDA技術(shù)的出現(xiàn)，革新了傳統(tǒng)的手工設(shè)計(jì)過程。微機(jī)接口設(shè)計(jì)作為一個(gè)典型的復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì)，其設(shè)計(jì)方法發(fā)生了根本性的變革，因此應(yīng)用EDA技術(shù)是微機(jī)接口課程實(shí)驗(yàn)改革的方向。

1 EDA技術(shù)簡介

EDA技術(shù)是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件工具為開發(fā)環(huán)境，以硬件描述語言為設(shè)計(jì)語言，以可編程器件為實(shí)驗(yàn)載體，以專用集成電路、片上系統(tǒng)芯片為目標(biāo)器件，以電子系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過程，是一種基于芯片的現(xiàn)代電子系統(tǒng)設(shè)計(jì)方法。EDA技術(shù)主要包括4個(gè)方面的內(nèi)容：

大規(guī)模可編程邏輯器件；硬件描述語言；開發(fā)軟件工具；實(shí)驗(yàn)開發(fā)系統(tǒng)。

其中，大規(guī)模可編程邏輯器件是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體硬件，描述語言是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，開發(fā)軟件工具是利用EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)化設(shè)計(jì)工具，實(shí)驗(yàn)開發(fā)系統(tǒng)則是提供芯片下載電路及EDA實(shí)驗(yàn)／開發(fā)的外圍資源，供硬件驗(yàn)證用。在實(shí)驗(yàn)教學(xué)中，實(shí)驗(yàn)硬件使用了我們開發(fā)研制的CPLD開發(fā)系統(tǒng)，其中的CPLD器件為Xilinx公司XC95系列的XC95144PQ160，實(shí)驗(yàn)使用VHDL為設(shè)計(jì)語言，選用了XilinxISE7.1i作為實(shí)驗(yàn)軟件。

2 設(shè)計(jì)實(shí)例——鍵盤接口設(shè)計(jì)

下面以鍵盤接口設(shè)計(jì)為例，說明EDA技術(shù)在微機(jī)接口技術(shù)實(shí)驗(yàn)教學(xué)中的應(yīng)用。

2.1 硬件設(shè)計(jì)

硬件實(shí)現(xiàn)框圖如圖1所示。

2.2 按鍵掃描

本設(shè)計(jì)采用16.384 MHz時(shí)鐘，緩沖后除了為其他芯片提供工作時(shí)鐘外，還可采用計(jì)數(shù)的方法進(jìn)行分頻，以得到125 Hz的參考時(shí)鐘。這個(gè)時(shí)鐘，就用來作幾個(gè)與鍵盤處理息息相關(guān)的進(jìn)程敏感事件。按鍵采用通用的掃描方式，4組行掃描線是在每一個(gè)分頻時(shí)鐘的下降沿，利用1個(gè)預(yù)先設(shè)計(jì)的4位狀態(tài)機(jī)產(chǎn)生，在每一個(gè)掃描線送出的同時(shí)，讀取列值(COL)，即按鍵碼。按鍵行掃描時(shí)序圖如圖2所示。

2.3 按鍵的識(shí)別

如果本次掃描沒有鍵按下，按鍵碼賦值為00H。如果掃描到鍵碼不為0(即有鍵按下)，將該鍵碼對(duì)應(yīng)的鍵值送至存儲(chǔ)器指定地址data key暫存。然后再觸發(fā)中斷，接受處理器的訪問。本設(shè)計(jì)中CPLD將鍵碼轉(zhuǎn)換為標(biāo)準(zhǔn)鍵盤按鍵的ASCII碼，可以直接送至數(shù)據(jù)線由處理器做讀取、判斷處理，而無需再做轉(zhuǎn)換。

2.4 按鍵長按、去抖及相關(guān)問題的解決

本設(shè)計(jì)中，如果長時(shí)間(超過2個(gè)掃描周期)按同一按鍵視為單次按鍵，處理方法如下：每次掃描到的鍵碼與暫存在data_key的鍵碼相比，如果相等則說明按鍵未釋放，不作處理；如果不等說明有新的按鍵按下，則觸發(fā)中斷。這樣設(shè)計(jì)解決了長按鍵的問題，但產(chǎn)生了新的問題：如果下次(間隔了若干個(gè)掃描周期)還是同一鍵按下，那么會(huì)掃描到同一鍵碼，按照上述處理機(jī)制，這個(gè)鍵碼是不送數(shù)據(jù)線的，這是不正確的。

我們注意到，同一按鍵按下間隔的時(shí)鐘周期理論上為4個(gè)周期(按本設(shè)計(jì)4行掃描線計(jì)算)，在本設(shè)計(jì)中，采用16.384 MHz時(shí)鐘，采用計(jì)數(shù)的方法進(jìn)行分頻，得到125 Hz的參考時(shí)鐘，故需要32 ms。在實(shí)際應(yīng)用中，任何操作人員也達(dá)不到這個(gè)速度。所以，這里可以采用一個(gè)小技巧：

設(shè)計(jì)一個(gè)計(jì)數(shù)器，每掃描到一次為0鍵碼(無鍵按下)，計(jì)數(shù)器加1。如果有鍵按下，即掃描到的鍵碼不為0，則計(jì)數(shù)器清零；如果計(jì)數(shù)到某一數(shù)值(即時(shí)間大于一個(gè)掃描周期)，則保持當(dāng)前計(jì)數(shù)不變。這樣通過綜合分析，得出觸發(fā)中斷、要求得到響應(yīng)的條件為：

(1) 掃描到的鍵碼不為0；

(2) 本次掃描到的鍵碼和寄存器data key中的暫存碼不同；

(3) 計(jì)數(shù)器當(dāng)前計(jì)數(shù)值大于3；

這樣就解決了不同按鍵的響應(yīng)問題，或者：

(1) 掃描到的鍵碼不為0；

(2) 計(jì)數(shù)器當(dāng)前計(jì)數(shù)值大于等于5。

這樣就解決了在以上功能實(shí)現(xiàn)前提下同一按鍵連續(xù)按下的響應(yīng)問題。

大量實(shí)踐經(jīng)驗(yàn)證明，按鍵抖動(dòng)時(shí)間一般為10 ms(保守估計(jì))，本設(shè)計(jì)中掃描時(shí)鐘為8 ms，在滿足快速響應(yīng)按鍵的同時(shí)，在較大程度上也實(shí)現(xiàn)了鍵盤去抖的功能。

2.5 VHDL程序設(shè)計(jì)

限于篇幅，這里只給出一組掃描線情況(ROW=“1110”)下按鍵識(shí)別的設(shè)計(jì)實(shí)現(xiàn)方法：

3 結(jié) 語

與以往傳統(tǒng)的實(shí)驗(yàn)方法相比，學(xué)生在實(shí)驗(yàn)過程中可以節(jié)省大量的接線時(shí)間，把重點(diǎn)放在微機(jī)接口的設(shè)計(jì)和仿真、驗(yàn)證上，使本實(shí)踐環(huán)節(jié)更好地達(dá)到教學(xué)目的。軟件設(shè)計(jì)調(diào)試階段完成后的硬件下載和測試，又使學(xué)生能夠?qū)W習(xí)硬件環(huán)境下的調(diào)試方法。實(shí)驗(yàn)教學(xué)的實(shí)踐表明，新的實(shí)驗(yàn)?zāi)Ｊ郊ぐl(fā)了學(xué)生學(xué)習(xí)的積極性，加深了對(duì)本課程的掌握程度，同時(shí)還能夠?qū)W到先進(jìn)的設(shè)計(jì)技術(shù)，學(xué)生普遍歡迎這種改革新的實(shí)驗(yàn)?zāi)Ｊ?，有效地鍛煉了學(xué)生的設(shè)計(jì)能力和實(shí)踐能力，為學(xué)生提供了充分的創(chuàng)造空間，收到了傳統(tǒng)實(shí)驗(yàn)方法難以獲得的效果。