當(dāng)前位置:首頁 > EDA > 電子設(shè)計自動化
[導(dǎo)讀]結(jié)合工程實踐,介紹了一種利用FFT IP Core實現(xiàn)FFT的方法,設(shè)計能同時對兩路實數(shù)序列進行256點FFT運算,并對轉(zhuǎn)換結(jié)果進行求模平方運算,且對數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計采用低成本的FPGA實現(xiàn),具有成本低、性能高、

結(jié)合工程實踐,介紹了一種利用FFT IP Core實現(xiàn)FFT的方法,設(shè)計能同時對兩路實數(shù)序列進行256點FFT運算,并對轉(zhuǎn)換結(jié)果進行求模平方運算,且對數(shù)據(jù)具有連續(xù)處理的能力。設(shè)計采用低成本的FPGA實現(xiàn),具有成本低、性能高、靈活性強、速度快等特點,而且通過工程應(yīng)用證明了設(shè)計是正確可行的。

由于FFT(快速傅里葉變換)的問世,促進了數(shù)字信號處理這門學(xué)科的成熟,它可應(yīng)用于傅里葉變換理論所能涉及的任何領(lǐng)域。FFT傳統(tǒng)實現(xiàn)

方法無非是軟件(軟件編程)和硬件(專用芯片ASIC)兩種,F(xiàn)PGA的出現(xiàn)使人們在FFT的實現(xiàn)方面又多了一種選擇。FPGA同時具有軟件編程的靈活性和ASIC電路的快速性等優(yōu)點,適合高速數(shù)字信號處理。大多數(shù)FPGA廠商都提供了可配置的邏輯核(Core)實現(xiàn)各種算法功能,其中包括FFT IP Core(知識產(chǎn)權(quán)核)。使用這些資源允許設(shè)計師將更多的時間和精力放在改善增加系統(tǒng)功能上,這無疑將大大減少設(shè)計風(fēng)險及縮短開發(fā)周期。

本設(shè)計采用了Altera公司的FFT IP Core實現(xiàn)FFT功能,可同時實現(xiàn)兩路256點實數(shù)數(shù)據(jù)的FFT轉(zhuǎn)換,并對轉(zhuǎn)換結(jié)果進行求模平方運算,設(shè)計對數(shù)據(jù)具有連續(xù)處理的能力。FPGA芯片選用的是有史以來成本最低的Altera公司的Cyclone系列的芯片,F(xiàn)FT內(nèi)核是Altera MegaCore FFT-V2.0.0,整個設(shè)計成本低、性能好,已經(jīng)成功地應(yīng)用到雷達產(chǎn)品中。

2  算法原理和FFT Core介紹

設(shè)計用到的算法包括同時計算兩個實函數(shù)的FFT算法和CORDIC算法。

2.1  同時計算兩個實函數(shù)的FFT算法

DFT(離散傅里葉變換)的定義為:

式(1)中,都假定時間函數(shù)x(n)是一個復(fù)函數(shù)。但是在許多FFT的實際應(yīng)用中,時間函數(shù)往往是實函數(shù)。下面介紹的算法可以有效地減少實數(shù)序列FFT的計算工作量,從而提高計算速度。該方法可歸納為如下幾個步驟:
①函數(shù)h(n)和g(n)是兩個實函數(shù),n=0,1,…,N-1;
②將其中的一個作為實部而另一個作為虛部,構(gòu)成復(fù)函數(shù)z(n)為:
  z(n)=h(n)+jg(n),  n=0,1,…,N-1;
③計算z(n)的N點DFT得:

 

式中,H(k)和G(k)分別是h(n)和g(n)的DFT。

詳細的推導(dǎo)過程參見文獻[2]。

2.2 CORDIC算法原理

CORDIC(The Coordinate Rotational Digital Computer)算法是一種循環(huán)迭代算法,其基本思想是用一系列與運算基數(shù)相關(guān)角度的不斷偏擺從而逼近所需旋轉(zhuǎn)的角度。從廣義上講它是一個數(shù)值性計算逼近的方法,由于這些固定的角度與計算基數(shù)有關(guān),運算只有移位和加減??捎迷撍惴▉碛嬎愕暮瘮?shù)包括乘、除、平方根、正弦、余弦正切、向量旋轉(zhuǎn)(即復(fù)數(shù)乘法)以及指數(shù)運算等。CORDIC的基本原理如下。

向量x+jy,旋轉(zhuǎn)角度θ到向量x'+jy',假設(shè)的方向用δ表示,旋轉(zhuǎn)的角度為θi,并且θi滿足關(guān)系:tanθi=2i。則由文獻[3]的推導(dǎo)可知:

 

2.3 FFT Core簡介

FFT-V2.0.0是Altera公司2004年2月新發(fā)布的FFT知識產(chǎn)權(quán)核,它是一個高性能、高度參數(shù)化的快速傅里葉變換(FFT)處理器,支持Cyclone、

Stratix II、Stratix GX、Stratix系列FPGA器件。該FFT Core功能是執(zhí)行高性能的正向復(fù)數(shù)FFT或反向的FFT(IFFT),采用基2/4頻域抽取(DIF)的FFT算法,其轉(zhuǎn)換長度為2m,這里6≤m≤14。在其內(nèi)部,F(xiàn)FT采用塊浮點結(jié)構(gòu),以在最大信噪比(SNR)和最小資源需求之間獲得最大的收益。FFT Core接收一個長度為N的、二進制補碼格式、順序輸入的復(fù)數(shù)序列作為輸入,輸出轉(zhuǎn)換域的、順序的復(fù)數(shù)數(shù)據(jù)序列。同時,一個累加塊指數(shù)被輸出,表示塊浮點的量化因子。FFT Core的轉(zhuǎn)換方向事先由一個輸入端口為每個數(shù)據(jù)轉(zhuǎn)換塊指定。

FFT Core可以設(shè)置兩種不同的引擎結(jié)構(gòu):四輸出(Quad-output FFT engine)和單輸出(Single-output FFT engine)。對于要求轉(zhuǎn)換時間盡量小的應(yīng)用,四輸出引擎結(jié)構(gòu)是最佳的選擇;對于要求資源盡量少的應(yīng)用,單輸出引擎結(jié)構(gòu)比較合適。為了增加整個FFT Core的吞吐量,可以采用多并行引擎結(jié)構(gòu)。

FFT Core支持3種I/O數(shù)據(jù)流結(jié)構(gòu):連續(xù)(streaming)、緩沖突發(fā)(Buffered Burst)、突發(fā)(Burst)。連續(xù)I/O數(shù)據(jù)流結(jié)構(gòu)允許處理連續(xù)輸入數(shù)據(jù),輸出連續(xù)復(fù)數(shù)數(shù)據(jù)流,而不中斷輸入和輸出數(shù)據(jù);緩沖突發(fā)I/O數(shù)據(jù)流結(jié)構(gòu)與連續(xù)結(jié)構(gòu)相比,需要更少的存儲資源,但是,這是以減少平均吞吐量為代價的;突發(fā)數(shù)據(jù)流結(jié)構(gòu)的操作與緩沖突發(fā)方式基本上一致,但突發(fā)方式則需要更少的存儲資源,這也是以降低吞吐量為代價的。

3  硬件設(shè)計


圖1整體原理圖

設(shè)計的整體原理圖如圖1所示。輸入和輸出緩沖器分別存儲預(yù)處理數(shù)據(jù)和FFT轉(zhuǎn)換結(jié)果;FFT運算器負責(zé)FFT運算;控制器為輸入和輸出緩沖器提供讀寫地址,并控制FFT運算的時序和緩沖器的讀寫操作;后處理單元從單路復(fù)數(shù)輸入頻譜數(shù)據(jù)中分離出兩路實數(shù)輸入頻譜數(shù)據(jù);求模運算器實現(xiàn)CORDIC算法,求取轉(zhuǎn)換結(jié)果的平方根。設(shè)計的輸入為兩路實數(shù)序列,一路作為實部,另一路作為虛部,由連續(xù)的256點的數(shù)據(jù)段組成;輸出是間斷的256點數(shù)據(jù)段,各數(shù)據(jù)段的前128點為第一路的頻譜數(shù)據(jù),后128點是第二路的頻譜數(shù)據(jù)。根據(jù)FFT頻譜關(guān)于中心點對稱的結(jié)果,只截取前半段頻譜數(shù)據(jù)并不會丟失任何信息。

整個系統(tǒng)的工作時序為:
①數(shù)據(jù)以5MHz的速率輸入到輸入緩沖器;
②FFT運算器以40MHz的速率從輸入緩沖器中取數(shù)進行運算;
③FFT運算結(jié)束時,將轉(zhuǎn)換結(jié)果存入到輸出緩沖器中;
④輸出緩沖器數(shù)據(jù)以20MHz的速率被送到后處理單元進行轉(zhuǎn)變;
⑤數(shù)據(jù)被送到求模運算器,進行CORDIC運算,輸出;
⑥當(dāng)③結(jié)束時,F(xiàn)FT運算器又回到起始狀態(tài),等待處理下一組數(shù)據(jù),從而使運算周而復(fù)始地進行。整個設(shè)計由控制器嚴(yán)格控制。

輸入和輸出緩沖器由FPGA內(nèi)部的RAM實現(xiàn),這些都相對簡單。下面重點介紹。FFT運算器、控制器、后處理單元和求模運算器。

3.1  FFT 運算器

FFT運算器采用FFT Core實現(xiàn),其引擎結(jié)構(gòu)為雙Single-output,I/O數(shù)據(jù)流采用突發(fā)(Burst)方式。FFT Core采用Atlantic Interface協(xié)議,輸入

接口視為主接收器,輸出接口視為主發(fā)送器。具體接口定義如表1所示。

 

具體的工作流程:系統(tǒng)復(fù)位后,數(shù)據(jù)源將master_sink_dav置位,表示有采樣數(shù)據(jù)等待輸入;作為回應(yīng),F(xiàn)FT Core將master_sink_ena置位,表示可以接收輸入數(shù)據(jù);數(shù)據(jù)源加載第一個復(fù)數(shù)數(shù)據(jù),同時master_sink_sop置位,表示輸入數(shù)據(jù)塊的起始;下一個時鐘,master_sink_sop被清零,輸入數(shù)據(jù)按照自然順序被加入。輸入數(shù)據(jù)達到256點時,系統(tǒng)自然啟動FFT運算。通過inv_i信號的置位/清零可以改變單個數(shù)據(jù)塊的FFT轉(zhuǎn)換方向,inv_i信號必須和master_sink_sop信號嚴(yán)格同步。當(dāng)FFT轉(zhuǎn)換結(jié)束時,子接收器已經(jīng)將master_source_dav信號置位,表示子接收器可以接收FFT的轉(zhuǎn)換結(jié)果;同時,master_source_ena信號置位,F(xiàn)FTCore按照自然順序輸出運算結(jié)果;在輸出過程中,

master_source_sop和master_source_eop信號被置位,表示輸出數(shù)據(jù)塊的起始和結(jié)束。詳細的描述參見文獻[4]。

3.2 控制器與后處理單元

控制器大體可分為三個部分:輸入緩沖控制(c_i)、FFT運算控制(c_f)、輸出緩沖控制(c_o)。c_i為輸入緩沖器提供讀/寫地址和相應(yīng)的讀/寫

控制信號;c_f為FFT運算器提供控制信號,嚴(yán)格控制FFT Core的工作時序;c_o為輸出緩沖器提供讀/寫地址及讀/寫控制信號??刂破魍ㄟ^VHDL語言編程的狀態(tài)機方式可以輕易實現(xiàn)。后處理單元其實是式(2)和式(3)的硬件實現(xiàn),具體的原理如圖2所示。


圖2后處理單元原理圖

圖中標(biāo)識“mux”、“+”、“-”、“1/2”分別表示選擇器、加法器、減法器和除法器,dr、di、dnr、dni分別與式(1)和式(2)中的Zr(k)、

Zi(k)、Zr(N-k)、Zi(N-k)相對應(yīng)。當(dāng)sel等于0時,提取第一路實序列的頻譜數(shù)據(jù)G(k),實現(xiàn)式(1)功能;當(dāng)sel等于1時,提取第二路實序列的頻譜數(shù)據(jù),實現(xiàn)式(2)功能。

3.3 求模運算器

由于工程只要求求平方根,不涉及角度的計算,因此,CORDIC的角度計算部分沒有給出,但這并不會影響到幅度的計算。整個CORDIC采用全流水線結(jié)構(gòu),設(shè)計總共有16級流水線單元,各流水線單元結(jié)構(gòu)相似。CORDIC流水線結(jié)構(gòu)如圖3所示。


圖3 CORDIC流水線原理圖

該結(jié)果并不是最終結(jié)果,還要加一級幅度校正,以去除畸變因子的影響。

4  結(jié)束語

設(shè)計的輸入和輸出工作頻率相對較低,因而很容易滿足,關(guān)鍵是FFT Core的性能指標(biāo)。根據(jù)工程需要,輸入數(shù)據(jù)速率采用5MHz,F(xiàn)FT Core工作在40MHz,輸出轉(zhuǎn)換結(jié)果采用20MHz時鐘,在此條件下對設(shè)計進行硬件測試,結(jié)果證明設(shè)計功能正確、工作穩(wěn)定、性能優(yōu)越。另外,經(jīng)軟件時序仿真可知,F(xiàn)FT Core最高工作頻率可達到117.52MHz,通過提高運算時鐘,還可獲得更快的運算能力。

設(shè)計選用Altera公司的FFT Core,成功地在FPGA中實現(xiàn)了兩路連續(xù)256點實數(shù)序列FFT的算法,其設(shè)計成本低、性能好,已經(jīng)成功地應(yīng)用到

雷達產(chǎn)品中。由于FFT Core的可塑性很強,通過改動參數(shù)設(shè)置,就可輕易地使設(shè)計適應(yīng)于不同的產(chǎn)品。
 

本站聲明: 本文章由作者或相關(guān)機構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點,本站亦不保證或承諾內(nèi)容真實性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫毥谦F公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動 BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運行,同時企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險,如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機 衛(wèi)星通信

要點: 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅持高質(zhì)量發(fā)展策略,塑強核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運營商 數(shù)字經(jīng)濟

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動力信息技術(shù)(集團)股份有限公司(以下簡稱"軟通動力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉