0引言
基于SRAM工藝FPGA在每次上電后需要進行配置，通常情況下FPGA的配置文件由片外專用的EPROM來加載。這種傳統(tǒng)配置方式是在FPGA的功能相對穩(wěn)定的情況下采用的。在系統(tǒng)設計要求配置速度高、容量大、以及遠程升級時，這種方法就顯得很不實際也不方便。本文介紹了通過ARM對可編程器件進行配置的的設計和實現(xiàn)。
1 配置原理與方式
1.1配置原理
在FPGA正常工作時，配置數據存儲在SRAM單元中，這個SRAM單元也被稱為配置存儲器(Configuration RAM)。由于SRAM是易失性的存儲器，因此FPGA在上電之后，外部電路需要將配置數據重新載入到片內的配置RAM中。在芯片配置完成后，內部的寄存器以及I/O管腳必須進行初始化。等初始化完成以后，芯片才會按照用戶設計的功能正常工作。
1.2配置方式
根據FPGA在配置電路中的角色，其配置數據可以使用3種方式載入到目標器件中:
·FPGA主動(Active)方式;
·FPGA 被動(Passive)方式;
·JTAG 方式;
在FPGA 主動方式下，由目標FPGA來主動輸出控制和同步信號(包括配置時鐘)給專用的一種串行配置芯片，在配置芯片收到命令后，就把配置數據發(fā)到FPGA，完成配置過程。在被動方式下，由系統(tǒng)中的其他設備發(fā)起并控制配置過程，F(xiàn)PGA只輸出一些狀態(tài)信號來配合配置過程。被動方式包括被動串行PS(Passive Serial )、快速被動并行FPP(Fast Passive Parallel)、被動并行同步PPS(Passive Parallel Serial)、被動并行異步PPA(Passive Parallel Asynchronous)、以及被動串行異步PSA(Passive Serial Asynchronous)。JTAG是IEEE 1149.1邊界掃描測試的標準接口。從JTAG接口進行配置可以使用Altera的下載電纜，通過Quartus工具下載，也可以采用微處理器來模擬 JTAG時序進行配置。
2硬件電路設計
AT91ARM9200對EP1C6配置的硬件電路示意圖如圖1所示。
在配置FPGA時，首先需要將年nCONFIG拉低(至少40us), 然后拉高。當nCONFIG被拉高后，F(xiàn)PGA的nSTATUS也將變高，表示這時已經可以開始配置，外部電路就可以用DCLK的時鐘上升沿一位一位地將配置數據寫進FPGA中。當最后一個比特數據寫入以后，CONFIG_DONE管腳被FPGA釋放，被外部的上拉電阻拉高，F(xiàn)PGA隨即進入初始化狀態(tài)。
圖 1 ARM配置FPGA電路原理圖
3軟件設計
本文在設計時使用Linux系統(tǒng)，軟件編寫和調試是在ADS 下。主要程序如下：
static AT91PS_PIO pioc;
inline void pioc_out_0 (int mask)
{
pioc->PIO_CODR = mask;
}
inline void pioc_out_1 (int mask)
{
pioc->PIO_SODR = mask;
}
inline int pioc_in (int mask)
{
return pioc->PIO_PDSR & mask;
}
inline void xmit_byte (char c)
{
int i;
for (i = 0; i < 8; i++)
{
if (c & 1)
pioc_out_1 (DATA0);
else
pioc_out_0 (DATA0);
pioc_out_0 (DCLK);
pioc_out_1 (DCLK);
c >>= 1;
}
}
void pioc_setup ()
{
pioc->PIO_PER =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;
pioc->PIO_OER =DATA0 | nCONFIG | DCLK;
pioc->PIO_ODR =nSTATUS | CONF_DONE;
pioc->PIO_IFER =nSTATUS | CONF_DONE;
pioc->PIO_CODR =DATA0 | nCONFIG | DCLK;
pioc->PIO_IDR =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;
pioc->PIO_MDDR =DATA0 | nCONFIG | DCLK;
pioc->PIO_PPUDR =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;
pioc->PIO_OWDR =DATA0 | nCONFIG | DCLK | nSTATUS | CONF_DONE;
}
int pioc_map ()
{
int fd;
off_t addr = 0xFFFFF800; // PIO controller C
static void *base;
if ((fd = open ("/dev/mem", O_RDWR | O_SYNC)) == -1)
{
printf ("Cannot open /dev/mem. ");
return 0;
}
printf ("/dev/mem opened. ");
base = mmap (0, MAP_SIZE, PROT_READ|PROT_WRITE, MAP_SHARED, fd, addr & ~MAP_MASK);
if (base == (void *) -1)
{
printf ("Cannot mmap. ");
return 0;
}
printf ("Memory mapped at address %p. ", base);
pioc = base + (addr & MAP_MASK);
return 1;
}
int main (int argc, char **argv)
{
FILE *file;
char data[16];
int nbytes, i;
if (argc != 2)
{
printf ("%s ", argv[0]);
return -1;
}
file = fopen (argv[1], "r");
if (!file)
{
printf ("File %s not found. ", argv[1]);
return -1;
}
if (!pioc_map ())
return -1;
pioc_setup ();
pioc_out_0 (nCONFIG);
for (i = 0; i < 10000 && pioc_in (nSTATUS); i++) { }
if (i == 10000)
{
printf ("nSTATUS = 1 before attempting configuration. ");
return -1;
}
pioc_out_1 (nCONFIG);
for (i = 0; i < 10000 && !pioc_in (nSTATUS); i++) { }
if (i == 10000)
{
printf ("Timeout waiting for nSTATUS = 1. ");
return -1;
}
while ((nbytes = fread (data, sizeof (char), sizeof (data), file)) > 0)
{
if (pioc_in (CONF_DONE))
{
printf ("CONF_DONE = 1 while transmitting data. ");
return -1;
}
if (!pioc_in (nSTATUS))
{
printf ("nSTATUS = 0 while transmitting data. ");
return -1;
}
for (i = 0; i < nbytes; i++)
xmit_byte (data[i]);
}
for (i = 0; i < 10000 && !pioc_in (CONF_DONE); i++)
{
if (!pioc_in (nSTATUS))
{
printf ("nSTATUS = 0 while transmitting data. ");
return -1;
}
pioc_out_0 (DATA0);
pioc_out_0 (DCLK);
pioc_out_1 (DCLK);
}
if (i == 10000)
{
printf ("Timeout waiting for CONF_DONE = 1. ");
return -1;
}
return 0;
}
4 結論
本文給出了基于ARM的FPGA加載配置軟件實現(xiàn)。這種方法充分利用了ARM的速度快、靈活的特點，節(jié)省了開發(fā)成本，又滿足了一些特殊的系統(tǒng)設計要求。本方法也適用于其它的微處理器。
參考文獻
[1]王誠，吳繼華，范麗珍，薛寧，薛小寧.Altera FPGA/CPLD設計(基礎篇) 人民郵電出版社 2005.7 PP187~190
[2] 王艷，李秀華 基于單片機的現(xiàn)場可編程門陣列的配置 微計算機信息 2005，13，104-105。
下載文檔
