用CPLD器件及VDHL語言實現(xiàn)電梯控制系統(tǒng)

1 引言

隨著社會的發(fā)展。使用電梯越來越普遍，已從原來只在商業(yè)大廈、賓館過渡到在辦公室、居民樓等多種建筑中，并且對電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的微機(jī)化控制主要有：PLC控制、單板機(jī)控制、單片機(jī)控制、單微機(jī)控制、多微機(jī)控制和人工智能控制等。隨著EDA技術(shù)的快速發(fā)展，PLD器件已廣泛應(yīng)用于電子設(shè)計與控制的各個方面。這里使用CPLD器件，采用VHDL語言設(shè)計一個16 樓層單個載客箱的電梯控制系統(tǒng)，此控制系統(tǒng)具有使用安全可靠，功能全面的特點，方便人們生活。

2 系統(tǒng)總體設(shè)計

該系統(tǒng)采用單片CPLD器件實現(xiàn)一個多樓層單個載客箱的電梯控制器，該控制器可控制電梯完成 16個樓層的載客服務(wù)，而且遵循方向優(yōu)先的原則，能夠提前關(guān)電梯門和延遲關(guān)電梯門、提供電梯運(yùn)行的開關(guān)控制鍵同時指示電梯運(yùn)行情況、樓層間的運(yùn)行時間以及電梯所在樓層的等待時間。根據(jù)系統(tǒng)設(shè)計要求，并考慮到系統(tǒng)設(shè)計的可驗證性，整個系統(tǒng)的輸入、輸出接口設(shè)計如圖1所示。

各輸入端口的功能如下：

CLKIN：基準(zhǔn)時鐘信號，為系統(tǒng)提供2 Hz的時鐘脈沖，上升沿有效；

UPIN：電梯上升請求鍵。由用戶向電梯控制器發(fā)出上升請求。高電平有效；

DOWNIN：電梯下降請求鍵，由用戶向電梯控制器發(fā)出下降請求，高電平有效；

ST_CH[2．．0]：樓層選擇鍵人鍵，結(jié)合DIRECT完成樓層選擇的鍵入，高電平有效；

CLOSE：提前關(guān)門輸入鍵．可實現(xiàn)無等待時間的提前關(guān)門操作，高電平有效；

DELAY：延遲關(guān)門輸入鍵?？蓪崿F(xiàn)有等待時間的延遲關(guān)門操作，高電平有效；

RUN STOP：電梯運(yùn)行或停止開關(guān)鍵。可實現(xiàn)由管理員控制電梯的運(yùn)行或停止，高電平有效。

以下為輸出端口：

LAMP：電梯運(yùn)行或等待指示鍵，指示電梯的運(yùn)行或等待狀況。高電平有效；

RUN_WAIT[3…0]：電梯運(yùn)行或等待時間指示鍵，指示電梯運(yùn)行狀況或等待時間的長短，高電平有效；

ST_OUT[3…0]：電梯所在樓層指示數(shù)碼管，指示電梯當(dāng)前所在的樓層數(shù)。即1~16層，高電平有效；

DIRECT[3…0]：樓層選擇指示數(shù)碼管，指示用戶所要選擇的樓層數(shù)，高電平有效。

該設(shè)計中，電梯的控制狀態(tài)包括運(yùn)行狀態(tài)、停止?fàn)顟B(tài)及等待狀態(tài)，其中運(yùn)行狀態(tài)又包含向上和向下狀態(tài)。主要動作有開、關(guān)門，?？亢蛦?。乘客可通過鍵入開、關(guān)門按鈕，呼喚按鈕，指定樓層按鈕控制電梯。因此，整個電梯控制器應(yīng)包括5個組成部分：時序輸出及樓選計數(shù)器；電梯服務(wù)請求處理器；電梯升降控制器；上升及下降寄存器和電梯次態(tài)生成器，圖2為電梯控制器系統(tǒng)框圖。圖3為電梯控制器的內(nèi)部組成結(jié)構(gòu)。

從程序中可以看到，若第3層用戶發(fā)送上升／下降請求。則電梯處于等待狀態(tài)；若第3層用戶沒有發(fā)送上升／下降請求，且4～16層的用戶發(fā)送上升，下降請求，或者1．2層的用戶沒有發(fā)送任何請求，則電梯處于上升狀態(tài)；反之，電梯處于下降狀態(tài)。

程序設(shè)計中采用方向優(yōu)先原則，即若電梯處于上升狀態(tài)，即使有1，2層用戶發(fā)出上升／下降請求，電梯也不響應(yīng)，而繼續(xù)上升，直到響應(yīng)完所有4～16層用戶的請求后，再下降；反之，若電梯處于下降狀態(tài)，即使4～16用戶發(fā)出上升／下降請求，電梯也不響應(yīng)，繼續(xù)下降，直到響應(yīng)完所有用戶的請求后再上升。

(4)P4進(jìn)程該進(jìn)程主要完成電梯運(yùn)行樓層計數(shù)及提前／延遲關(guān)門控制。

4 VHDL源程序的仿真

系統(tǒng)程序編寫完畢后，在MAX+pluslI軟件環(huán)境下對其編譯仿真。其仿真試驗結(jié)果如圖4所示。

圖4中，輸入信號為：UPIN，ST_CH，RUN_STOP，DOWNIN，DELAY，CLOSE和CLKIN；輸出信號為：ST_OUT， RUN_WAIT，LAMP，DIRECT，DIR，LIFTOR和WAI_T。當(dāng)時鐘上升沿到來時，若WAI_T=0，則它的下一狀態(tài)為6；因 DELAY信號始終為低電平，故WAI_T依次自減1計數(shù)。RUN_WAIT是WAI_T和0的并置運(yùn)算，故其值和WAI_T相同。

當(dāng)時鐘上升沿到來時，DIR進(jìn)行加1計數(shù)，且當(dāng)DIR=0XF時，DIR的下一狀態(tài)值為0。與此同時，DIR加1并賦值給DIRECT。

當(dāng)LAMP為低電平時，電梯處于等待狀態(tài)，故LIFTOR保持其原值不變保持0和3不變；當(dāng)LAMP為高電平時，電梯處于運(yùn)行狀態(tài)，因UPIN始終為高電平，DOWNIN始終為低電平，故當(dāng)RUN_STOP為高電平時，電梯只能處于上升狀態(tài)，故LIFFOR進(jìn)行自加1計數(shù)，同時，LIFTOR加1賦值給 ST_OUT。

5 硬件實驗

在MAx+plusII軟件編譯完后，采用EPM7128SLC84-6器件下載VHDL源程序，進(jìn)行硬件試驗。

其下載步驟為：首先，指定采用可編程器件EPM7128SLC84-6；其次，依據(jù)輸入、輸出端口指定與之對應(yīng)的引腳；然后，使用Pof2Jed軟件將編譯后的下載文件*．Pof。轉(zhuǎn)換成*．Jed文件；最后，使用Atmel ISP軟件將轉(zhuǎn)換后的*．Jed文件轉(zhuǎn)換成*．Chn文件。

硬件系統(tǒng)試驗表明，輸出信號的顯示與軟件仿真結(jié)果完全相符，達(dá)到設(shè)計要求。

6 結(jié)論

該系統(tǒng)軟件設(shè)計中，成功編譯并仿真VHDL源程序，且對仿真圖進(jìn)行合理分析。在硬件實驗過程中，對VHDL源程序進(jìn)行成功下載，所得實驗結(jié)果與軟件仿真結(jié)果完全相符，從而證明電梯運(yùn)行控制器的設(shè)計滿足系統(tǒng)功能要求。