基于FPGA芯片EP3C10E144C8的OLED真彩色顯示方案

作為第3 代顯示器，有機(jī)電致發(fā)光器件（ OrganicLight Emitting Diode，OLED） 由于其主動(dòng)發(fā)光、響應(yīng)快、高亮度、全視角、直流低壓驅(qū)動(dòng)、全固態(tài)以及不易受環(huán)境影響等優(yōu)異特性，具有LCD 無(wú)法比擬的優(yōu)點(diǎn)，在手機(jī)、個(gè)人電子助理（ PDA） 、數(shù)碼相機(jī)、車(chē)載顯示、筆記本電腦、壁掛電視以及軍事領(lǐng)域都具有廣闊的應(yīng)用前景，因而得到了業(yè)界廣泛的關(guān)注。OLED 發(fā)展至今，已經(jīng)由最初的單色發(fā)展到現(xiàn)在的全彩，與此同時(shí)對(duì)驅(qū)動(dòng)電路也提出了更高的要求，由最初的無(wú)灰階單色靜態(tài)驅(qū)動(dòng)，到彩色動(dòng)態(tài)驅(qū)動(dòng)。

　　目前，OLED 的研究重點(diǎn)是研制高穩(wěn)定性的器件以達(dá)到實(shí)用化的要求，但同時(shí)研究實(shí)現(xiàn)高質(zhì)量動(dòng)態(tài)顯示的驅(qū)動(dòng)技術(shù)也很重要，因?yàn)橹挥薪Y(jié)合良好的驅(qū)動(dòng)技術(shù)，提高反應(yīng)速度和分辨率，才能表現(xiàn)出OLED 的優(yōu)異特點(diǎn)。然而，單色OLED 顯示就要求驅(qū)動(dòng)電壓具有較高的控制精度，彩色OLED 顯示如要同時(shí)精確地控制RGB 三基色的灰度，實(shí)現(xiàn)起來(lái)難度更大。為實(shí)現(xiàn)真彩色，R、G、B 三基色要各自實(shí)現(xiàn)256 級(jí)灰階。文中所述電路屬于全彩色動(dòng)態(tài)驅(qū)動(dòng)電路，將對(duì)其256 級(jí)灰度顯示以及外圍驅(qū)動(dòng)進(jìn)行研究與設(shè)計(jì)，為今后大尺寸OLED 顯示器提供一個(gè)可行的技術(shù)方案。

　　1 驅(qū)動(dòng)控制系統(tǒng)設(shè)計(jì)

　　顯示器性能的好壞，一方面取決于顯示器的制作材料，另一方面取決于顯示器的驅(qū)動(dòng)電路系統(tǒng)。驅(qū)動(dòng)電路系統(tǒng)是保證顯示器正常工作必不可少的部分，對(duì)顯示性能起著舉足輕重的作用，驅(qū)動(dòng)電路系統(tǒng)的不同會(huì)導(dǎo)致顯示器顯示色彩、亮度以及顯示的灰度、響應(yīng)時(shí)間、功耗等顯示器參數(shù)。而OLED 顯示屏需要專(zhuān)用的控制驅(qū)動(dòng)芯片，只有OLED 屏與驅(qū)動(dòng)控制芯片的成功結(jié)合，才能推動(dòng)OLED 的發(fā)展從而取代LCD.然而，目前國(guó)內(nèi)外對(duì)OLED 研究的熱點(diǎn)主要在器件與材料上，關(guān)于驅(qū)動(dòng)電路和灰度控制方面的研究相對(duì)較少，現(xiàn)有的OLED 驅(qū)動(dòng)電路集成度低，針對(duì)OLED 特性的掃描效率優(yōu)化度也不高。因此，設(shè)計(jì)高性能的OLED 驅(qū)動(dòng)電路，成為顯示領(lǐng)域一個(gè)亟待解決的問(wèn)題。文中在現(xiàn)有的研究基礎(chǔ)上，自行設(shè)計(jì)了分辨率為480 × 640 彩色OLED 屏外圍驅(qū)動(dòng)電路，并對(duì)256 級(jí)灰度實(shí)現(xiàn)方法進(jìn)行了優(yōu)化，使其與OLED 完美結(jié)合，從而進(jìn)一步推動(dòng)OLED 向前發(fā)展。

　　1. 1 OLED 像素單元電路

　　對(duì)于OLED 驅(qū)動(dòng)控制系統(tǒng)的實(shí)現(xiàn)，關(guān)鍵技術(shù)在于數(shù)據(jù)的寫(xiě)入和掃描控制，圖1 是單個(gè)像素的雙管驅(qū)動(dòng)電路。一個(gè)TFT 用來(lái)尋址，另一個(gè)是電流調(diào)制晶體管，用來(lái)為OLED 提供電流。為防止OLED 開(kāi)啟電壓的變化導(dǎo)致電流變化，使用的是P 溝器件，這樣，OLED處于驅(qū)動(dòng)TFT 的漏端，源電壓與有機(jī)層上的電壓無(wú)關(guān)。

　　Data Line 與尋址TFT 的源級(jí)相連，Scan Line 使地址TFT 選通，數(shù)據(jù)線(xiàn)上的內(nèi)容通過(guò)漏電流寫(xiě)入到存儲(chǔ)電容CS上，并以電荷的形式暫存。

　　當(dāng)Power Line 為高電平時(shí)，驅(qū)動(dòng)TFT 的源級(jí)為高電平，同時(shí)CS上的電荷，將選通驅(qū)動(dòng)TFT，其漏電流流過(guò)OLED 顯示器件，驅(qū)動(dòng)其發(fā)光。數(shù)據(jù)線(xiàn)電平的高低決定了像素的亮暗。

　　1. 2 256 級(jí)灰度顯示

　　所謂圖像的灰度等級(jí)就是指圖像亮度深淺的層次，將基色的發(fā)光亮度按強(qiáng)度大小劃分，就是灰度級(jí)。

　　顯示屏能產(chǎn)生的灰度級(jí)越高，顯示的顏色和圖像層次就越多。而且人的視覺(jué)系統(tǒng)對(duì)亮度強(qiáng)弱的感受不僅與亮度本身的強(qiáng)弱相關(guān)，還與發(fā)光時(shí)間和點(diǎn)亮面積有關(guān)，在一定時(shí)間范圍內(nèi)，點(diǎn)亮?xí)r問(wèn)越長(zhǎng)、面積越大，人眼感覺(jué)的發(fā)光強(qiáng)度就越強(qiáng)。因而利用人眼對(duì)快速的亮暗閃爍并不敏感的“暫留”效應(yīng)，變換發(fā)光體的點(diǎn)亮?xí)r間和面積來(lái)區(qū)分亮度，就會(huì)形成一種不同灰度級(jí)畫(huà)面的視覺(jué)，一般灰度級(jí)越高，所顯示的顏色和圖像層次就越多，圖像越柔和，圖像層次越逼真。高灰度級(jí)以及有效的灰度調(diào)制方式對(duì)高清晰度顯示的發(fā)展極其重要，目前OLED 顯示驅(qū)動(dòng)一個(gè)亟需解決的是灰度的精確性問(wèn)題。

　　OLED 顯示屏是可以用傳統(tǒng)的模擬電壓控制法來(lái)實(shí)現(xiàn)灰度，問(wèn)題在于： 亮度和數(shù)據(jù)電壓之間呈非線(xiàn)性關(guān)系，缺少一個(gè)漸變的易于控制的線(xiàn)性區(qū)間，因此，采用模擬電壓法調(diào)節(jié)發(fā)光強(qiáng)度，難以精確、有效地實(shí)現(xiàn)OLED 的灰度級(jí)顯示，現(xiàn)在總的趨勢(shì)是使用數(shù)字驅(qū)動(dòng)電路。

　數(shù)字驅(qū)動(dòng)電路的困難在于工作頻率比模擬驅(qū)動(dòng)電路高得多，現(xiàn)階段較為實(shí)用的灰度調(diào)制方法主要有兩種。一種是脈寬調(diào)制法，即對(duì)驅(qū)動(dòng)脈沖實(shí)現(xiàn)占空比的控制； 另一種方法是子場(chǎng)控制法，這種方法將發(fā)光時(shí)間按1∶ 2∶ 4∶ 8∶ …劃分為若干個(gè)子場(chǎng)，不同的子場(chǎng)導(dǎo)通組合，就能實(shí)現(xiàn)不同的灰度等級(jí)。但采用脈寬調(diào)制法，其時(shí)序復(fù)雜，要求顯示屏有較高響應(yīng)速度； 而采用子場(chǎng)法要求驅(qū)動(dòng)頻率較高，對(duì)高灰度級(jí)的實(shí)現(xiàn)難度大。

考慮到幀頻與OLED 屏體顯示效率的折中，使驅(qū)動(dòng)電路工作頻率在一個(gè)合理水平，在脈寬調(diào)制和子場(chǎng)原理的基礎(chǔ)上，對(duì)這兩種方法進(jìn)行優(yōu)化，256 級(jí)灰度采用通過(guò)對(duì)圖像數(shù)據(jù)按位分時(shí)顯示的方法實(shí)現(xiàn)，即對(duì)輸入的8 bit 像素信號(hào)RGB，通過(guò)給每種顏色字節(jié)的不同位分配不同的顯示時(shí)間達(dá)到灰度顯示的目的，使每位的顯示時(shí)間為128∶ 64∶ 32∶ 16∶ 8∶ 4∶ 2∶ 1，利用其組合可以得到256 級(jí)灰度顯示所對(duì)應(yīng)的子像素發(fā)光時(shí)間，實(shí)現(xiàn)視覺(jué)上的256 級(jí)灰度即1 667 萬(wàn)色顯示，以實(shí)現(xiàn)高質(zhì)量的顯示畫(huà)面。

　為實(shí)現(xiàn)256 級(jí)灰度，將一個(gè)像素點(diǎn)的掃描時(shí)間分成19 個(gè)單位時(shí)間t，8 bit 灰度數(shù)據(jù)q［7： 0］從高位到低位所占的時(shí)間分別為8t，4t，2 t，t，t，t，t，t.為使不同位顯示時(shí)間成一定比例，從q［3］開(kāi)始引入t /2 的消影時(shí)間，q［2］引入t /4 的消影時(shí)間，d［1］引入t /8 的消影時(shí)間，d［0］引入t /16 的消影時(shí)間，如圖2 所示，由控制電路產(chǎn)生消隱信號(hào)進(jìn)行消隱。由此計(jì)算OLED 屏亮度百分比λ = （ 8 + 4 + 2 + l + 1 /2 + 1 /4 + 1 /8 + 1 /16 ） /19 = 83. 9%.

　　1. 3 FPGA控制器

　　利用FPGA 的處理速度和數(shù)據(jù)寬度高的優(yōu)勢(shì)以及芯片中可利用的豐富資源，為分辨率為480 × RGB ×640 的OLED 顯示屏設(shè)計(jì)了外圍驅(qū)動(dòng)控制電路。其主要作用是向OLED 顯示屏提供掃描控制信號(hào)及進(jìn)行OLED 顯示數(shù)據(jù)的數(shù)字信號(hào)處理。

　　根據(jù)OLED 顯示屏周邊接口的結(jié)構(gòu)和特性，利用FPGA 芯片為其設(shè)計(jì)外圍的驅(qū)動(dòng)控制系統(tǒng)，為OLED 屏提供控制信號(hào)以及傳輸所要顯示的數(shù)據(jù)信號(hào)。

　　如圖3 所示，經(jīng)解碼后的圖像數(shù)據(jù)存入FIFO（ First In First Out） 緩存中，在主時(shí)鐘的控制下，F(xiàn)IFO中的圖像數(shù)據(jù)將被載入到一個(gè)16 × 8 的數(shù)據(jù)裝載寄存器，當(dāng)這16 個(gè)8 位數(shù)據(jù)裝載寄存器裝滿(mǎn)時(shí)，將被一個(gè)144 位的鎖存器鎖存，等待進(jìn)入D/A 轉(zhuǎn)換模塊； 同時(shí)FPGA 控制器還將在主時(shí)鐘的控制下產(chǎn)生行列移位時(shí)鐘和行列掃描起始脈沖，產(chǎn)生的時(shí)鐘和脈沖進(jìn)入DC -DC 轉(zhuǎn)換模塊。

圖3 FPGA 控制器結(jié)構(gòu)框圖。

　　1. 4 各種控制信號(hào)周期及頻率

　　為使FPGA 控制器能工作于一個(gè)合理的驅(qū)動(dòng)頻率以及提高顯示屏的亮度，在結(jié)構(gòu)上采用標(biāo)準(zhǔn)單元塊的形式。對(duì)于分辨率480 × 3 × 640 的顯示屏，以8 × 16個(gè)顯示像素?zé)艄軜?gòu)成一個(gè)單元塊，將480 × 3 行分組組合成為90 個(gè)塊（ Block） ，即每塊由一組列信號(hào)同時(shí)驅(qū)動(dòng)16 行像素。設(shè)計(jì)列掃描驅(qū)動(dòng)電路時(shí)，將640 列電極分組組合成為80 個(gè)塊（ Block） ，每個(gè)塊并行驅(qū)動(dòng)8 列像素。

　　OLED 顯示屏的刷新頻率是60 Hz /s，即顯示一幀圖像的時(shí)間為1 /60 s，設(shè)為T(mén)，所以，行掃描起始信號(hào)stx 的周期T 為16 667 μs，占空比為1∶ 90; 因?yàn)镺LED顯示屏480 × 3 行電極分組組合成為90 個(gè)Block，所以每一塊的選通時(shí)間為T(mén) /90，即185. 185 μs.而cpx 和cpbx 是一對(duì)反相不交疊的脈沖信號(hào)，占空比為50%，在脈沖信號(hào)的高電平和低電平時(shí)，都有一個(gè)Block 行像素被選通，即在cpx 和cpbx 一個(gè)周期內(nèi)有兩個(gè)Block 行像素被選通，所以行掃描驅(qū)動(dòng)脈沖cpx 和cpbx的周期為T(mén) /45，即370. 370 μs.

　　同理，OLED 顯示屏的列被分為80 個(gè)Block，每個(gè)列Block 的選通時(shí)間為2. 315 μs，列掃描起始信號(hào)sty的周期為185. 185 μs，占空比為1 ∶ 80.列驅(qū)動(dòng)脈沖cpy 和cpby 亦是一對(duì)反相不交疊的脈沖信號(hào)，占空比為50%，在脈沖信號(hào)的高電平和低電平時(shí)，都有一個(gè)Block 被選通。由于每個(gè)列Block 的選通時(shí)間為2. 315 μs，所以列掃描驅(qū)動(dòng)脈沖cpy 和cpby 的周期為4. 630 μs.

　　在每個(gè)列Block 選通期間，從FIFO 中并行讀出的8 個(gè)8 bit 數(shù)據(jù)進(jìn)入數(shù)據(jù)鎖存器鎖存。在每個(gè)BLOCK選通期間都將進(jìn)行一次數(shù)據(jù)的鎖存，所以數(shù)據(jù)鎖存信號(hào)Lock 的周期為2. 315 μs.因?yàn)楫?dāng)16 個(gè)8 位的數(shù)據(jù)裝載寄存器都載滿(mǎn)數(shù)據(jù)的時(shí)候才進(jìn)行這144 個(gè)數(shù)據(jù)的鎖存，所以16 位移位寄存器時(shí)鐘clk _reg 的周期為0. 145 μs.從FIFO 中讀出數(shù)據(jù)的速度必須和向數(shù)據(jù)裝載寄存器中裝載數(shù)據(jù)的速度一致，則FIFO 的讀時(shí)鐘clk _ fifo 的周期也為0. 145 μs.對(duì)0. 15 μs（ 6. 896 MHz） 進(jìn)行近似為7 MHz，所以令系統(tǒng)的基本時(shí)鐘為14 MHz，由FPGA 外部晶振產(chǎn)生。讀時(shí)鐘為基本時(shí)鐘的二分頻。

1. 5 FPGA 工作流程

　　FPGA 處理器是設(shè)計(jì)的核心部分，其工作流程為，在每個(gè)clk_fifo 時(shí)鐘周期下，從8 個(gè)FIFO 緩存中并行讀出8 個(gè)8 bit 像素?cái)?shù)據(jù)，在時(shí)鐘clk_reg 上升沿到來(lái)時(shí)， 16 位移位寄存器發(fā)生移位，它的輸出端接16 個(gè)8位數(shù)據(jù)裝載寄存器的片選端，這樣16 個(gè)8 位數(shù)據(jù)裝載寄存器逐個(gè)被選通，此時(shí)這些數(shù)據(jù)就可以載入到16 個(gè)8 位數(shù)據(jù)裝載寄存器中，這16 個(gè)8 位寄存器的輸出端接在144 位鎖存器的輸入端上。16 個(gè)時(shí)鐘clk_reg 上升沿過(guò)后， 16 個(gè)8 位數(shù)據(jù)裝載寄存器都將依次被裝載滿(mǎn)，此時(shí)數(shù)據(jù)鎖存信號(hào)Lock 到達(dá)，將144 個(gè)數(shù)據(jù)鎖存到144 位數(shù)據(jù)鎖存器中，然后這些數(shù)據(jù)進(jìn)入到DA 轉(zhuǎn)換模塊，轉(zhuǎn)換成16 路模擬量，送至OLED 顯示屏，完成一個(gè)Block 數(shù)據(jù)的載入。

　　在列掃描驅(qū)動(dòng)脈沖cpy 和cpby 的控制下，80 個(gè)Block 依次被選通，在每一Block 被選通期間，都將進(jìn)行一次144 個(gè)數(shù)據(jù)的移位寄存和鎖存，當(dāng)80 個(gè)Block都鎖存完之后，一行數(shù)據(jù)的載入也就完成了。當(dāng)?shù)谝恍械?0 個(gè)Block 數(shù)據(jù)顯示完畢后，列掃描起始信號(hào)sty過(guò)來(lái)，又開(kāi)始從第一列掃描，與此同時(shí)，在行掃描驅(qū)動(dòng)脈沖cpx 和cpbx 的作用下，第二行像素被選通，所以，這時(shí)將進(jìn)行第二行的1 到80 個(gè)Block 的數(shù)據(jù)載入，以此類(lèi)推，直到90 行數(shù)據(jù)都顯示完畢之后，行掃描起始信號(hào)stx 到來(lái)，重新選通第一行，循環(huán)往復(fù)，一幀幀地顯示數(shù)據(jù)。

　　2 仿真結(jié)果

　　選用Altera 公司Cyclone Ⅲ 系列芯片EP3C10E144C8 為目標(biāo)芯片，采用Verilog HDL 語(yǔ)言進(jìn)行設(shè)計(jì)，在GX - SOPC - EDA - EP3C10 - STARTER -EDK 開(kāi)發(fā)板上進(jìn)行Modelsim 仿真，仿真結(jié)果如圖4 和圖5 所示。

圖5 256灰度產(chǎn)生模擬仿真

　由圖4 仿真結(jié)果可以看出，80 組列掃描脈沖cpy和cpby 控制80 個(gè)Block， 80 個(gè)列掃描脈沖完畢后，列掃描起始信號(hào)sty 脈沖開(kāi)始，繼續(xù)掃描下一行。90 行掃描完畢后， stx 到來(lái)重新選通第一行，依此循環(huán)，符合設(shè)計(jì)的要求。

　　由圖5 仿真結(jié)果可以看出，對(duì)于輸入的8 bit 像素?cái)?shù)據(jù)，經(jīng)灰度產(chǎn)生模塊轉(zhuǎn)化為灰度數(shù)據(jù)。以第一個(gè)輸入數(shù)據(jù)8 hff 為例，每位的顯示時(shí)間為128∶ 64∶ 32∶ 16∶ 8∶ 4∶2∶ 1，由其不同組合，從而實(shí)現(xiàn)了256 級(jí)灰度的功能。

　　3 結(jié)束語(yǔ)

　　基于FPGA 芯片設(shè)計(jì)了分辨率為480 × RGB × 640的真彩色OLED 顯示屏的驅(qū)動(dòng)電路，在傳統(tǒng)的子場(chǎng)原理和脈寬調(diào)制占空比實(shí)現(xiàn)灰度的基礎(chǔ)上，對(duì)其進(jìn)行優(yōu)化，采用R、G、B 單基色像素分時(shí)顯示的方法，實(shí)現(xiàn)了256 級(jí)灰度功能。經(jīng)仿真和軟硬件協(xié)同仿真驗(yàn)證，實(shí)現(xiàn)了設(shè)計(jì)所要求滿(mǎn)足的功能。其256 級(jí)灰度實(shí)現(xiàn)方法簡(jiǎn)單靈活，降低了對(duì)FPGA 驅(qū)動(dòng)頻率的要求，對(duì)于在高刷率、高分辨率、高灰階顯示器件上的應(yīng)用，具有很高的實(shí)用價(jià)值。利用該電路系統(tǒng)可以實(shí)現(xiàn)OLED 顯示的全彩色實(shí)時(shí)動(dòng)態(tài)圖像的傳輸，為今后OLED 作為大尺寸顯示器提供了技術(shù)支持。