基于SRAM的核心路由器交換矩陣輸入端口設(shè)計(jì)

0引言

隨著光纖通信技術(shù)的飛速發(fā)展，路由器的數(shù)據(jù)處理速度成為網(wǎng)絡(luò)通信的主要瓶頸，交換矩陣作為核心路由器的重要組成部分則嚴(yán)重制約了路由器的傳輸速率。

目前核心路由器交換結(jié)構(gòu)使用較多的有共享內(nèi)存和Crossbar兩種。共享內(nèi)存結(jié)構(gòu)通過共享輸入和輸出端口存儲(chǔ)器件，減少了對(duì)總體存儲(chǔ)空間的需求。共享內(nèi)存結(jié)構(gòu)相對(duì)簡(jiǎn)單，交換效率可根據(jù)需求不斷優(yōu)化。共享內(nèi)存交換結(jié)構(gòu)的交換性能取決于共享內(nèi)存的存取速率，可擴(kuò)展性較差，尤其當(dāng)板卡端口數(shù)量較多時(shí)，交換效率有所下降。

Crossbar是一種嚴(yán)格的非阻塞交換結(jié)構(gòu)，輸入/輸出之間可建立多條通路。Crossbar采用連接式，即N×N的交叉矩陣。Crossbar使用調(diào)度器，根據(jù)各輸入點(diǎn)相關(guān)的信息，運(yùn)算調(diào)度算法得到輸入和輸出之間的一個(gè)匹配，并配置相應(yīng)交叉點(diǎn)。調(diào)度器的效率非常關(guān)鍵，決定了Crossbar的交換速率[1-3]，因此調(diào)度算法必須高度完善。但Crossbar同樣存在擴(kuò)展性的問題，即交換矩陣的交叉點(diǎn)會(huì)隨著輸入/輸出數(shù)量的增多呈指數(shù)增長(zhǎng)。為維持無阻塞交換，需不斷完善和改進(jìn)調(diào)度算法，代價(jià)是開發(fā)的技術(shù)成本越來越高，核心交換芯片的面積也越來越大。另外，Crossbar也同樣不能避免排隊(duì)仲裁，傳輸效率受到一定影響和限制。但相比共享內(nèi)存結(jié)構(gòu)，Crossbar效率和擴(kuò)展性都比較好[4]，目前大部分高端路由器都使用Crossbar交換結(jié)構(gòu)。

基于靜態(tài)隨機(jī)存儲(chǔ)器(SRAM)的交換矩陣輸入端口虛擬輸出隊(duì)列(VOQ)的設(shè)計(jì)同時(shí)結(jié)合了共享內(nèi)存和Crossbar兩種交換方式的優(yōu)點(diǎn)，將輸入端口中的數(shù)據(jù)緩沖區(qū)移至片外，用高效地調(diào)度算法對(duì)虛擬輸出隊(duì)列進(jìn)行調(diào)度，可以有效的減小核心交換芯片的面積，并提高數(shù)據(jù)報(bào)文的讀取速率。

1系統(tǒng)總體設(shè)計(jì)

由于核心路由器交換矩陣硬件實(shí)現(xiàn)簡(jiǎn)單，已經(jīng)在越來越多的ATM交換機(jī)和高性能路由器中使用。當(dāng)輸入端口使用單一的FIFO排隊(duì)機(jī)制時(shí)，HOL(Headof Line)阻塞使得開關(guān)吞吐率最多只能利用58%[5]，因此，在目前輸入緩沖的交換設(shè)備中，輸入端口一般采用VOQ虛擬輸出隊(duì)列技術(shù)，即每個(gè)輸入端口為到達(dá)不同輸出端口的信元設(shè)置不同的FIFO隊(duì)列。虛擬輸出隊(duì)列技術(shù)的采用消除了HOL阻塞。

核心路由器交換矩陣主要由三個(gè)模塊組成，即調(diào)度模塊，輸入模塊，輸出模塊。調(diào)度模塊主要用來分析輸入端口的緩存數(shù)據(jù)報(bào)文的目的地址，根據(jù)輸入端口各個(gè)虛擬輸出隊(duì)列的調(diào)度請(qǐng)求，使用iSLIP調(diào)度算法8控制輸入端口與輸出端口之間的連接，防止隊(duì)列的鏈頭阻塞[6]。

輸入模塊主要是用來將從線卡上接收的數(shù)據(jù)報(bào)文存入不同的基于SRAM的虛擬輸出隊(duì)列，同時(shí)向調(diào)度器發(fā)出調(diào)度請(qǐng)求，當(dāng)接收到調(diào)度指令后，將報(bào)文發(fā)往輸出端口。輸出模塊是用來接收輸入端口發(fā)來的數(shù)據(jù)報(bào)文，并將其重新組合成完整的數(shù)據(jù)包發(fā)送出去，同時(shí)給調(diào)度器一個(gè)反饋指令，交換矩陣的系統(tǒng)框圖如圖1所示。

圖1交換矩陣整體結(jié)構(gòu)

2VOQ虛擬輸出隊(duì)列設(shè)計(jì)

影響Crossbar交換效率的因素主要是輸入排除鏈頭阻塞問題和調(diào)度算法的選擇。輸入排隊(duì)鏈頭阻塞問題的解決方案就是采用給每個(gè)輸入到輸出建立一個(gè)虛擬緩沖隊(duì)列的輸入排隊(duì)交換內(nèi)核的體系結(jié)構(gòu)，基本思想是每一個(gè)輸入端口在其輸入緩沖器中為每一個(gè)輸出端口保存一個(gè)先進(jìn)先出(FIFO)隊(duì)列。對(duì)于8×8的交換結(jié)構(gòu)，共有8×8個(gè)VOQ.到達(dá)輸入端口的信元按照它的輸出端口，置入相應(yīng)的VOQ隊(duì)列中。在每個(gè)交換時(shí)隙，調(diào)度器調(diào)度所有VOQ，使得每一個(gè)輸出端口只有一個(gè)VOQ接受服務(wù)，然后發(fā)送其最前端的分組，不僅消除了由FIFO隊(duì)列造成的鏈頭阻塞，更不用考慮設(shè)置加速比問題，VOQ的具體結(jié)構(gòu)如圖2所示。

圖2VOQ虛擬輸出隊(duì)列設(shè)計(jì)

VOQ方式將目的輸出端口不同的信元放在不同的隊(duì)列中緩存，因此發(fā)往不同輸出端口的信元相互不存在HOL阻塞。在某些調(diào)度算法下，VOQ方式可100%獲得交換開關(guān)的利用率。目前CiscoGSR12000，BBNMGR等路由器都采用VOQ方式組織輸入隊(duì)列。消除HOL阻塞后，交換開關(guān)仍存在另外兩種阻塞，即輸入端口阻塞和輸出端口阻塞。由同一輸入端口不同VOQ隊(duì)列中的信元競(jìng)爭(zhēng)輸入端口而產(chǎn)生的阻塞稱為輸入端口阻塞，由不同輸入端口的信元競(jìng)爭(zhēng)同一輸出端口而產(chǎn)生的阻塞稱為輸出端口阻塞。調(diào)度器根據(jù)各輸入端口VOQ隊(duì)列的狀態(tài)決定Crossbar內(nèi)部的拓?fù)潢P(guān)系，從而解決上述兩種阻塞[7]。系統(tǒng)主要由交換陣列、調(diào)度器、輸入控制器、輸出控制器和SRAM組成。輸入控制器從線卡接收信元，根據(jù)其目的端口號(hào)將其存入雙端口SRAM中，每個(gè)輸入端口共8個(gè)隊(duì)列，分別存放發(fā)往不同輸出端口的信元。輸入端口控制器根據(jù)隊(duì)列的空滿情況向調(diào)度器發(fā)出請(qǐng)求[8]。調(diào)度器根據(jù)各輸入端口的請(qǐng)求公平地分配輸出端口，并將調(diào)度結(jié)果傳送到Crossbar交換陣列和各輸入/輸出控制器。輸入端口控制器接收到調(diào)度結(jié)果后，從相應(yīng)的VOQ隊(duì)列取出一個(gè)信元送交換陣列交換。同時(shí)輸出端口控制器根據(jù)調(diào)度結(jié)果，將接收的信元放入相應(yīng)的輸出端口寄存器中。若輸出接口控制器檢測(cè)到寄存器中有重組完畢的報(bào)文，將報(bào)文發(fā)往相應(yīng)的線卡中。

3輸入端口設(shè)計(jì)

調(diào)度算法的選擇和輸入排隊(duì)鏈頭阻塞問題是影響交換矩陣交換速率的關(guān)鍵因素。i-SLIP調(diào)度算法的硬件實(shí)現(xiàn)比較簡(jiǎn)單，并且支持優(yōu)先級(jí)調(diào)度，可以很好地滿足調(diào)度的要求。輸入端口VOQ隊(duì)列的設(shè)計(jì)則可以很好的解決鏈頭阻塞問題，由于輸入端口在交換芯片中占據(jù)了很大的面積，所以將報(bào)文緩沖區(qū)移到片外可以顯著地降低交換芯片的面積，輸入端口的設(shè)計(jì)如圖3所示。

圖3輸入端口控制器設(shè)計(jì)

從線卡傳輸?shù)浇粨Q網(wǎng)絡(luò)輸入端口的數(shù)據(jù)包有著固定的長(zhǎng)度，它的長(zhǎng)度共有72位，包括6位的包頭和66位的包數(shù)據(jù)，其中包頭的前3位是源地址，后3位是目的地址[9]。當(dāng)報(bào)文控制器接收到從線卡傳輸來的72位的數(shù)據(jù)包時(shí)，便將其存入SRAM中的空地址中，F(xiàn)IFO寄存器是專門用來存放SRAM中的空地址，報(bào)文控制器根據(jù)FIFO寄存器的空地址將數(shù)據(jù)包存入到SRAM中，同時(shí)更新SRAM地址鏈接表和VOQ尾指針寄存器，以便接收下一個(gè)數(shù)據(jù)包。當(dāng)需要從SRAM中讀取數(shù)據(jù)包時(shí)，首先根據(jù)VOQ頭指針寄存器找到SRAM地址鏈接表，SRAM地址鏈接表中存放的是數(shù)據(jù)包在SRAM中的地址，然后根據(jù)SRAM地址鏈接表找到需要從SRAM中讀取的數(shù)據(jù)包的地址，從而讀取所需要的數(shù)據(jù)，同時(shí)更新VOQ頭指針寄存器和SRAM地址鏈接表[10]。

由于報(bào)文的頭尾標(biāo)志用2b定義，因此具有很好的故障恢復(fù)能力。例如因此硬件傳輸時(shí)受到外界干擾，10標(biāo)志變成n，這時(shí)不需任何例外處理，帶來的危害僅僅影響連續(xù)的兩個(gè)報(bào)文(兩個(gè)報(bào)文合并成一個(gè))。

4SRAM讀寫測(cè)試

交換矩陣輸入端口的設(shè)計(jì)取決于能否根據(jù)輸入端口中FIFO寄存器中的空的SRAM的地址和SRAM地址鏈接表準(zhǔn)確地讀取SRAM中的數(shù)據(jù)報(bào)文。該輸入端口設(shè)計(jì)以AteraDE-115開發(fā)板上的SRAM芯片為基礎(chǔ)，編寫SRAM的仿真模型，該芯片的存儲(chǔ)容量為2MB，并在Modelsim中完成了對(duì)設(shè)計(jì)的驗(yàn)證。仿真結(jié)果如圖4所示。

圖4SRAM仿真模型測(cè)試

5結(jié)語

本文設(shè)計(jì)了一個(gè)基于SRAM的交換矩陣的輸入端口，該設(shè)計(jì)有效的消除了輸入排隊(duì)鏈頭阻塞的問題，極大地提高交換開關(guān)的利用率，將輸入端口數(shù)據(jù)報(bào)文存放在片外SRAM中，可以顯著降低交換芯片的面積，提高虛擬隊(duì)列中數(shù)據(jù)報(bào)文的讀取速度，并在Altera開發(fā)板上完成了驗(yàn)證，系統(tǒng)性能穩(wěn)定，具有很好的應(yīng)用前景與研究意義。