當(dāng)前位置:首頁 > EDA > 電子設(shè)計(jì)自動(dòng)化
[導(dǎo)讀]1.引言隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展,復(fù)雜可編程邏輯器件(CPLD)具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn),在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD可實(shí)現(xiàn)在系統(tǒng)編程,重復(fù)多次,而且還兼容IEEE1149.1(JTAG)

1.引言

隨著大規(guī)模集成電路和單片機(jī)的迅速發(fā)展,復(fù)雜可編程邏輯器件(CPLD)具有使用靈活、可靠性高、功能強(qiáng)大的優(yōu)點(diǎn),在電子產(chǎn)品設(shè)計(jì)中得到了廣泛的應(yīng)用。CPLD可實(shí)現(xiàn)在系統(tǒng)編程,重復(fù)多次,而且還兼容IEEE1149.1(JTAG)標(biāo)準(zhǔn)的測試激勵(lì)端和邊界掃描能力,使用 CPLD器件進(jìn)行開發(fā),不僅可以提高系統(tǒng)的集成化程度、可靠性和可擴(kuò)充性,而且大大縮短產(chǎn)品的設(shè)計(jì)周期。由于CPLD采用連續(xù)連接結(jié)構(gòu),易于預(yù)測延時(shí),從而使電路仿真更加準(zhǔn)確。CPLD是標(biāo)準(zhǔn)的大規(guī)模集成電路產(chǎn)品,可用于各種數(shù)字邏輯系統(tǒng)的設(shè)計(jì)。近年來,隨著采用先進(jìn)的集成工藝和大批量生產(chǎn),CPLD器件成本不斷下降,集成密度、速度和性能都大幅度提高,這樣一個(gè)芯片就可以實(shí)現(xiàn)一個(gè)復(fù)雜的數(shù)字電路系統(tǒng);再加上使用方便的開發(fā)工具,給設(shè)計(jì)修改帶來很大方便。本文以Xilinx公司的CoolRunner系列CPLD芯片為例,實(shí)現(xiàn)對(duì)水下爆炸時(shí)沖擊波信號(hào)數(shù)據(jù)的記錄。

2 水下沖擊波記錄儀的組成及工作原理

2.1 功能介紹

該水下沖擊波記錄儀電路主要用于測試水下爆炸時(shí)沖擊波的強(qiáng)弱,通過專用數(shù)據(jù)處理軟件它能夠?qū)Σ杉降臎_擊波信號(hào)的數(shù)據(jù)進(jìn)行波形重現(xiàn),并從波形上可讀出沖擊波的壓力峰值及其上升時(shí)間和作用時(shí)間。

2.2 體系結(jié)構(gòu)組成

水下沖擊波記錄儀由數(shù)據(jù)記錄器、接口、測試數(shù)據(jù)處理軟件三部分組成。數(shù)據(jù)記錄器是一個(gè)集壓力傳感器、瞬態(tài)波形記錄器、接口、電源等于一體的微型測試裝置,內(nèi)置電壓放大器,直流供電,輸入信號(hào)經(jīng)放大、高速A/D轉(zhuǎn)換后實(shí)現(xiàn)自動(dòng)數(shù)字存儲(chǔ)。

2.3工作原理

壓力傳感器的主要作用是敏感水下沖擊波的強(qiáng)弱,其輸出通過恒流源電路把沖擊壓力信號(hào)轉(zhuǎn)換為電壓信號(hào)。調(diào)理電路將信號(hào)轉(zhuǎn)換到模數(shù)轉(zhuǎn)換器的模擬量輸入范圍之后,由模數(shù)轉(zhuǎn)換器對(duì)其進(jìn)行采集,通過中心控制模塊對(duì)轉(zhuǎn)換后的數(shù)字信號(hào)的幅值進(jìn)行判斷并對(duì)存儲(chǔ)器地址進(jìn)行初始化、遞推,數(shù)字信號(hào)即被存儲(chǔ)。讀數(shù)時(shí)計(jì)算機(jī)通過并口發(fā)出讀數(shù)時(shí)鐘及命令,對(duì)三路存儲(chǔ)器進(jìn)行路選、片選并將其中的數(shù)據(jù)讀出。

記錄儀觸發(fā)方案采用負(fù)延遲內(nèi)觸發(fā):當(dāng)信號(hào)幅值大于或等于傳感器輸出滿量程的10%時(shí)啟動(dòng)負(fù)延遲,而當(dāng)信號(hào)幅值小于此值時(shí)系統(tǒng)處于循環(huán)采集狀態(tài),從而可以有效地防止干擾引起的誤觸發(fā)與不觸發(fā)并準(zhǔn)確、完整地記錄整個(gè)沖擊波波形。水下沖擊波記錄儀的原理組成框圖見圖1。

 


圖1 水下沖擊波記錄儀工作原理圖

3 CPLD的應(yīng)用

在本設(shè)計(jì)中主要使用Xilinx公司開發(fā)的CoolRunerCPLD芯片完成設(shè)計(jì)。本文設(shè)計(jì)中所采用的是該系列中的XCR3256器件,可實(shí)現(xiàn)6000門的數(shù)字邏輯電路,內(nèi)嵌256個(gè)宏單元,支持4個(gè)全局時(shí)鐘,具有低功耗、可快速ISP、延時(shí)可預(yù)測等特點(diǎn)。我們選用XCR3256芯片實(shí)現(xiàn)水下沖擊波記錄儀主控模塊,該主控模塊用于對(duì)各外圍器件的控制,協(xié)調(diào)各外圍器件的工作。外圍器件主要有電源芯片組、靜態(tài)RAM存儲(chǔ)器、晶體振蕩器、A/D轉(zhuǎn)換器、LED、并口等。其中晶體振蕩器包括產(chǎn)生主時(shí)鐘的12MHz晶振和產(chǎn)生延時(shí)計(jì)數(shù)時(shí)鐘的1MHz晶振。主控模塊與各外圍器件的框圖如圖2所示。

 


圖2水下沖擊波記錄儀主控模塊與各外圍器件電路原理框圖

3.1 靈活性強(qiáng),開發(fā)周期短

圖2中A/D轉(zhuǎn)換器采用AD7470。它的啟動(dòng)轉(zhuǎn)換輸入端CONVST由主時(shí)鐘分頻得到且采樣頻率可編程。可編程延時(shí)電路是通過一個(gè)四路撥碼開關(guān)對(duì)CPLD輸入不同的電平組合實(shí)現(xiàn)的,通過設(shè)定CPLD數(shù)字邏輯對(duì)產(chǎn)生延時(shí)計(jì)數(shù)時(shí)鐘的1MHz晶振計(jì)數(shù),輸入不同的電平組合從而譯碼產(chǎn)生不同的延遲時(shí)間,而更改電平組合只需對(duì)記錄儀的面板操作即可。CPLD器件配以ISE開發(fā)系統(tǒng)可完成設(shè)計(jì)輸入、編譯、驗(yàn)證及編程,設(shè)計(jì)校驗(yàn)可進(jìn)行完整的模擬,最壞情況下的定時(shí)分析和功能測試。設(shè)計(jì)人員無需編程器就可重構(gòu)數(shù)字系統(tǒng),具有“硬件軟做”的特點(diǎn)。

3.2 功耗低,集成度高

圖2中電源管理電路中的電源芯片主要包括MAX1658、MAX1659和MAX1616,它們的共同點(diǎn)就是都有一個(gè)SHDN輸入端,當(dāng)SHDN端為低電平時(shí),無論電壓輸入端輸入多大電壓,輸出電壓均為0V,而只有當(dāng)SHDN端為高電平,輸入端接入合適電壓時(shí),輸出端才能產(chǎn)生相應(yīng)的電壓值供系統(tǒng)正常工作。由于裝置最終工作在水下,需要電池供電,這就要求電路必須低功耗。

記錄儀工作時(shí)共有5個(gè)狀態(tài):低功耗延時(shí)設(shè)置待上電狀態(tài)、低功耗待觸發(fā)狀態(tài)、數(shù)據(jù)記錄狀態(tài)、數(shù)據(jù)保持狀態(tài)、讀出數(shù)據(jù)狀態(tài)。狀態(tài)的轉(zhuǎn)換是在中心控制模塊的控制之下完成的。系統(tǒng)自帶了一個(gè)數(shù)據(jù)保持電源,因此不用時(shí)系統(tǒng)處于數(shù)據(jù)保持狀態(tài)。主控模塊上電以后,通過四路撥碼開關(guān)設(shè)置延時(shí)時(shí)間,延時(shí)時(shí)間到了之后其它模塊自動(dòng)上電,處于待觸發(fā)狀態(tài),準(zhǔn)備對(duì)數(shù)據(jù)進(jìn)行采集。隨著觸發(fā)信號(hào)的到來,系統(tǒng)狀態(tài)被轉(zhuǎn)換至數(shù)據(jù)記錄狀態(tài),記錄完畢后,系統(tǒng)進(jìn)入低功耗數(shù)據(jù)保持狀態(tài)等待被回收。取回裝置后,讀數(shù)時(shí)系統(tǒng)轉(zhuǎn)換為讀出數(shù)據(jù)狀態(tài),讀數(shù)結(jié)束后系統(tǒng)又處于數(shù)據(jù)保持狀態(tài),等待下一次記錄。這樣系統(tǒng)每記錄一次,其對(duì)應(yīng)的狀態(tài)就要循環(huán)一次。在系統(tǒng)工作的不同階段,我們可以通過CPLD內(nèi)部數(shù)字邏輯來控制各個(gè)電源芯片的SHDN輸入端,讓必須工作的芯片的SHDN輸入端置高,不需要工作的芯片的SHDN輸入端置低,從而實(shí)現(xiàn)了低功耗。

Xilinx器件的集成度范圍可達(dá)300~250000可用門,可以很容易地集成現(xiàn)有邏輯功能,無論這些邏輯是由多個(gè)離散邏輯器件、多個(gè)PLD或是FPGA組成的,還是由幾個(gè)定制的器件組成的。在系統(tǒng)設(shè)計(jì)中,集成度提高意味著設(shè)備規(guī)模減小,元器件數(shù)量減小,而元器件數(shù)量減小就必然降低功耗,特別是嵌入式陣列塊(EAB)的使用,可以把存儲(chǔ)器集成到CPLD芯片中,特別有利于芯片上系統(tǒng)的設(shè)計(jì),降低了系統(tǒng)的成本,設(shè)備功耗, 而且能夠提高系統(tǒng)的性能和可靠性。

3.3 低成本,高可靠性

采用CPLD器件來進(jìn)行電路設(shè)計(jì),可以大幅度地減少印制板的面積、焊點(diǎn)和接插件,降低裝配和調(diào)試費(fèi)用。大量的分立器件在進(jìn)行印制板電裝時(shí),往往會(huì)發(fā)生由于虛焊或接觸不良而造成故障,并且這種故障常常難以發(fā)現(xiàn),給調(diào)試和維修帶來極大的困難。因此,采用CPLD器件后,由于集成度提高,元器件數(shù)量減少,印制板數(shù)量減少,因而分機(jī)組合減少,降低設(shè)備的綜合成本,使得設(shè)備的可靠性大大提高。

4 設(shè)計(jì)過程

Xilinx公司的CPLD開發(fā)工具ISE,支持多種輸入方式,給設(shè)計(jì)開發(fā)提供了極大的方便,因此本系統(tǒng)采用ISE進(jìn)行設(shè)計(jì)。它可以便捷地完成設(shè)計(jì)輸入、編輯、與校驗(yàn)工具連接,設(shè)計(jì)人員可以使用標(biāo)準(zhǔn)的EDA設(shè)計(jì)輸入工具來建立邏輯設(shè)計(jì),使用 ISE編譯器對(duì)XCR3256器件進(jìn)行編譯,其設(shè)計(jì)流程如圖3。

4.1 設(shè)計(jì)輸入

設(shè)計(jì)輸入方式有原理圖輸入,硬件描述 (HDL)語言輸入,波形輸入等多種方式。記錄儀電路的各個(gè)功能塊:單向總線緩沖器的產(chǎn)生,A/D時(shí)鐘信號(hào)、寫信號(hào)及片選信號(hào)的產(chǎn)生,地址發(fā)生器的產(chǎn)生,讀、寫命令及數(shù)據(jù)的傳輸控制,對(duì)讀數(shù)時(shí)鐘的消抖等都是采用硬件描述語言(VHDL)來實(shí)現(xiàn)的,最后采用原理圖輸入把各個(gè)功能塊連接在一起。采用語言描述的優(yōu)點(diǎn)是效率較高,結(jié)果也較容易仿真,信號(hào)觀察較方便。

4.2 設(shè)計(jì)處理

分別在設(shè)計(jì)文件中讀取信息并產(chǎn)生編程文件和仿真文件及自動(dòng)錯(cuò)誤定位,設(shè)計(jì)規(guī)則檢查以及各器件劃分,編譯器還能實(shí)現(xiàn)用戶指定的定時(shí)要求,例如:傳播延時(shí)(tPD),時(shí)鐘頻率(fosc)等。

 


圖3 設(shè)計(jì)流程

4.3 設(shè)計(jì)仿真

當(dāng)設(shè)計(jì)完成后,設(shè)計(jì)者可以通過仿真來驗(yàn)證設(shè)計(jì)電路的特性是否和設(shè)計(jì)目的相一致,這里是通過時(shí)序模擬來測試邏輯功能及器件最差情況下時(shí)間關(guān)系。通過仿真結(jié)果可以很直觀地觀察到結(jié)果是否符合設(shè)計(jì)要求。

4.4 器件編程

完成設(shè)計(jì)輸入和時(shí)序仿真操作后,最后一步就是對(duì)XCR3256器件進(jìn)行編程,用計(jì)算機(jī)通過Xilinx專用編程電纜進(jìn)行配置,編譯生成的配置文件經(jīng)計(jì)算機(jī)并行通信口接到Xilinx專用編程電纜上,再接到器件的編程接口,利用ISE開發(fā)系統(tǒng)提供的編程軟件即可對(duì)器件進(jìn)行配置。這種方法的優(yōu)點(diǎn)是配置方便、迅速,便于修改。這非常有利于電路的調(diào)試,電路調(diào)試時(shí)經(jīng)常需要對(duì)電路設(shè)計(jì)劃分來逐步調(diào)試。通過更改設(shè)計(jì),可以對(duì)器件重新編程,容易完成電路調(diào)試。

5 結(jié)束語

本文中介紹的水下沖擊波記錄儀主要用于測試水下爆炸時(shí)產(chǎn)生的沖擊波的強(qiáng)弱,采用CPLD器件進(jìn)行設(shè)計(jì),大大提高了系統(tǒng)設(shè)計(jì)的靈活性,提高了系統(tǒng)的可靠性和集成度,縮短了產(chǎn)品研制的周期,同時(shí)還可以降低設(shè)計(jì)成本,節(jié)省PCB板的面積和布線難度,提高了設(shè)備可靠性,得到了滿意的試驗(yàn)結(jié)果。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動(dòng)力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉