引言
8位單片機在嵌入式系統(tǒng)中應用廣泛，然而讓它直接與PCI總線設備打交道卻有其固有缺陷。8位單片機只有16位地址線，8位數(shù)據(jù)端口，而PCI總線2.0規(guī)范中，除了有32位地址數(shù)據(jù)復用AD[3～0]外，還有FRAME、IRDY、TRDY等重要的信號線。讓單片機有限的I/O端口來直接控制如此眾多的信號線是不可能的。一種可行的方案就是利用CPLD作為溝通單片機與PCI設備間的橋梁，充分利用 CPLD中I/O資源豐富、用戶可自定制邏輯的優(yōu)勢，來幫助單片機完成與PCI設備間的通信任務。
1 PCI接口設計原理
1.1 PCI總線協(xié)議簡介
這里只討論PCI總線2.0協(xié)議，其它協(xié)議僅僅是在2.0的基礎上作了一些擴展，僅就單片機與PCI設備間的通信來說，意義不大。PCI總線是高性能局部
總線，工作頻率0～33MHz，可同時支持多組外圍設備。在這里，我們只關心單片機與一個PCI設備間通信的情況，而且是以單片機與CPLD一方作為主控方，另一方作為PCI從設備。這樣做的目的是為了簡化問題，降低系統(tǒng)造價。
PCI 總線上信號線雖然多，但并不是每個信號都要用到。實際上PCI設備也并不會支持所有的信號線，比如錯誤報告信號PERR與SERR在網(wǎng)卡中就不支持。我們可以針對具體的應用選擇支持其中部分信號線，還有一些信號線可以直接連電源或接地。下面簡單介紹一下常用信號線的功能。
AD[31～0]：地址數(shù)據(jù)多路復用信號。在FRAME有效的第一個周期為地址，在IRDY與TRDY同時有效的時候為數(shù)據(jù)。
C/BE[3～0]：總線命令與字節(jié)使能控制信號。在地址中傳輸?shù)氖强偩€命令;在數(shù)據(jù)期內是字節(jié)使能控制信號，表示AD[31～0]中哪些字節(jié)是有效數(shù)據(jù)。以下是總線命令編碼的說明：
C/BE[30]# 命令類型說明C/BE[30]# 命令類型說明
0 0 0 0 中斷應答 1 0 0 0 保留
0 0 0 1 特殊周期 1 0 0 1 保留
0 0 1 0 I/O讀 1 0 1 0 配置讀
0 0 1 1 I/O寫 1 0 1 1 配置寫
0 1 0 0 保留 1 1 0 0 存儲器多行讀
0 1 0 1 保留 1 1 0 1 雙地址周期
0 1 1 0 存儲器讀 1 1
1 0 存儲器一行讀
0 1 1 1 存儲器寫 1 1 1 1 存儲器寫并無效
PCI總線上所有的數(shù)據(jù)傳輸基本上都由以下三條信號線控制。
FRAME：幀周期信號。由主設備驅動，表示一次訪問的開始和持續(xù)時間，F(xiàn)RAME有效時(0為有效，下同)，表示數(shù)據(jù)傳輸進行中，失效后，為數(shù)據(jù)傳輸最后一個周期。
IRD：主設備準備好信號。由主設備驅動，表示主設備已經準備好進行數(shù)據(jù)傳輸。
TRDY：從設備準備好信號。由從設備驅動，表示從設備已經準備好進行數(shù)據(jù)傳輸。當IRDY與TRDY同時有效時，數(shù)據(jù)傳輸才會真正發(fā)生。
另外，還有IDSEL信號用來在配置空間讀寫期間作為片選信號。對于只有一個PCI從設備的情況，它總可以接高電平。IDSEL信號由從設備驅動，表示該設備已成為當前訪問的從設備，可以不理會。
在PCI總線上進行讀寫操作時，PCI總線上的各種信號除了RST、IRQ、IRQC、IRQ之外，只有時鐘的下降沿信號會發(fā)生變化，而在時鐘上升沿信號必須保持穩(wěn)定。
1.2 CPLD設計規(guī)劃
出于對單片機和CPLD處理能力和系統(tǒng)成本的考慮，下面的規(guī)劃不支持PCI總線的線性突傳輸?shù)刃枰B續(xù)幾個數(shù)據(jù)周期的讀寫方式，而僅支持一個址周期加一個數(shù)據(jù)周期的讀寫方式。對于大部分應用而言，這種方式已經足夠了。圖1是經過簡化后的PCI總線讀寫操作時序。
在CPLD內設有13個8位寄存器用來保存進行一次PCI總線讀寫時所需要的數(shù)據(jù)，其中pci_address0～pci_address3是讀寫時的地址數(shù)據(jù);
圖1 簡化的PCI寫操作時序
pcidatas0～pci_datas3 是要往PCI設備寫的數(shù)據(jù);pci_cbe[3～0]保存地址周期時的總線命令;pci_cbe[7～4]保存數(shù)據(jù)周期時的字節(jié)使能命令;pci_data0～pci_data3保存從PCI設備返回的數(shù)據(jù);pci_request是PCI總線讀寫操作狀態(tài)寄存器，用于向單片機返回一些信息。當單片機往pci_cbe寄存器寫入一個字節(jié)的時候，會復位CPLD中的狀態(tài)機，觸發(fā)CPLD進行PCI總線的讀寫操作;單片機則通過查詢 pci_request寄存器得知讀寫操作完成，再從pci_data寄存器讀出PCI設備返回的數(shù)據(jù)。
CPLD中狀態(tài)機的狀態(tài)轉移圖如圖2所示。每一個狀態(tài)對應FRAME與IRD信號的一種輸出，而其它輸入輸出信號線可由這兩個信號線和pci_cbe的值及TRDY的狀態(tài)決定。當FRAME為有效時，AD[31～0]由pci_address驅動，而C/BE[3～0]由pci_cbe低4位驅動;當 IRDY有效時，C/BE[3～0]視總線命令，要么由pci_cbe高4位驅動，要么設為高阻態(tài)，而AD[31～0]在pci_cbe[0]為“0” (PCI讀命令)時，設為高阻態(tài)，而在pci_cbe[0]為“1” (PCI寫命令)時由pci_datas驅動。另外一方面，一旦TRDY信號線變?yōu)榈碗娖?，AD[31～0]線上的數(shù)據(jù)被送入pci_data寄存器，而 C/BE[3～0]線上的數(shù)據(jù)被送入pci_request寄存器的低4位。
圖2 狀態(tài)轉移圖
考慮到在不正常情況下，PCI設備不會對PCI總線作出響應，即TRDY不會有效，為了不使狀態(tài)機陷入狀態(tài)S2的僵持局面，另外增設了一個移位計
數(shù)器mycounter。當IRD信號有效時，計數(shù)器開始計數(shù)。計數(shù)溢出之后，不論PCI總線操作是否完成，狀態(tài)機都會從狀態(tài)S2轉移到狀態(tài)S3，即結束PCI總線操作。當TRDY有效時，會立即置位mycounter.cout。
PCI 總線操作是否正確完成，可查詢pci_request的最高位是否為“1”，而IRDY與FRAME的值可分別查詢pci_request的第4位和第5 位。這兩位反映了PCI總線操作所處的狀態(tài)，兩位都為“1”時可以認為PCI總線操作已經完成。在實踐中，如果單片機的速度不是足夠快的話，可以認為 PCI總線操作總是即時完成的。
2 PCI設計接口實現(xiàn)
2.1 CPLD VHDL程序設計
我們針對8位單片機控制PCI以太網(wǎng)卡進行了程序設計，CPLD器件選用Xilinx的XC95216系列。針對以太網(wǎng)卡的特點在邏輯上進行了再次簡化，最終程序將適配進XC95261芯片中，并在實踐中檢驗通過。
以太網(wǎng)卡僅支持對配置空間和I/O空間的讀寫操作，而且這兩個空間的地址都可以設置在0xFF以內，所以可以只用一個pci_address0寄存器，其它地址都直接設為“0”;如果再限制，每次只往網(wǎng)卡寫入一個字節(jié)數(shù)據(jù)，則可以只用一個pci_datas0寄存器，其它數(shù)值在具體操作時設成與 pci_datas0寄存器的一樣即可。
2.2 單片機PCI讀寫C語言程序設計
在CPLD在幫助下，單片機讀寫 PCI設備就變得相當簡單。首先，將pci_cbe等寄存器都聲明為外部存儲器變量，并根據(jù)CPLD的設計指定地址。然后，傳遞適當?shù)膮?shù)給以下兩個讀寫子函數(shù)，即可完成對PCI設備配置空間、I/O空間、存儲器空間的讀寫操作。從PCI設備的返回數(shù)據(jù)存放在全局變量savedata中。
實際上在寫PCI設備時，也可以從pci_data中得到返回數(shù)據(jù)。這個數(shù)據(jù)必須等于往PCI設備寫的數(shù)據(jù)。利用這一點可以進行差錯檢驗和故障判斷，視具體應用而定。
bdate unigned char request;
sbit IRDY0=request^4;
sbit FRAME0=request^5;
sbit VALID="request"^7;
void readpci(unsigned char addr,unsigned char cbe){
pci_address0=addr;
pci_cbe=cbe;
request="pci"_request;
while(!IRDY0 & FRAME0)) request="pci"_request;
savedata0=pci_data0;
&
nbsp; savedata1=pci_data1;
savedata2=pci_data2;
savedata3=pci_data3;
if(!VALID)printf("Data read is invalid! ");
}
void writepci(uchar addr,uchar value0,uchar cbe){
data uchar temp;
pci_address0=addr;
pci_datas0=value0;
pci_cbe=cbe;
request="pci"_request;
while(!(IRDY0 & FRAME0)) request="pci"_request;
if(!VALID)printf("Data write is invalid!");
}
3 結論
用CPLD實現(xiàn)單片機與PCI總線接口的并行通信，電路結構簡單、體積小，1片CPLD芯片足夠，并且控制方便，實時性強，通信效率高。本設計方法已成功地應用于作者開發(fā)的各種數(shù)據(jù)采集系統(tǒng)中，用作單片機與PC104之間的并行數(shù)據(jù)通信，效果非常理想。
下載文檔
